Mengapa saya melihat sedikit kesalahan pada sisi TX varian F-Tile PMA/FEC Direct PHY Intel® FPGA IP saya saat dikonfigurasi untuk mode 100G-4 PMA Direct pada transiver FGT?

Karena masalah pada Perangkat Lunak Prime Pro Edition Intel® Quartus®versi 23.1 hingga 23.3, Anda mungkin mengalami sedikit kesalahan di sisi TX varian F-Tile PMA/FEC Direct PHY Intel® FPGA IP saat dikonfigurasi untuk mode 100G-4 PMA Direct pada transiver FGT jika varian ditempatkan secara fisik pada F-tile sehingga menggunakan IP Keras 200G dari F-tile.

Masalah ini tidak terjadi pada varian langsung FEC 100G-4 atau varian lainnya, terlepas dari kecepatan atau mode.
Untuk menentukan apakah varian langsung PMA 100G-4 Anda menggunakan IP Keras 200G dari F-tile, lakukan langkah-langkah berikut:

1. ) Buka <project_name>.tlg.rpt
2. ) Temukan saluran pemancar Anda dan tentukan apakah telah ditempatkan di IP Keras 200G ubin

Sebagai contoh:
- BB_F_EHIP_TX
u0|contoh|dphy_hip_inst|persystem[0].perehip_tx[0].tx_ehip.x_bb_f_ehip_tx

--Lokasi; z1577b_x393_y0_n0. EHIP200G_st_x2_0_tx

Untuk mengatasi masalah ini, lakukan pembacaan berikut dan tulis di bus "reconfig_pdp" IP:

1. ) Baca 0x6000 register untuk semua (4) saluran varian 100G
2. ) Tulis bit [6:3] dari register ke 4'b0010. Biarkan bit register yang tersisa tidak berubah

Misalnya, jika register 0x6000 membaca kembali 0x00380080, maka tulis register ini dengan nilai 0x00380090 seperti gambar di bawah ini

% reg_write 0x06000 0x00380090
% reg_write 0x16000 0x00380090
% reg_write 0x26000 0x00380090
% reg_write 0x36000 0x00380090

Masalah ini dijadwalkan akan diperbaiki dalam rilis mendatang dari Perangkat Lunak Intel® Quartus® Prime Pro Edition.