Mengapa ada ketidakcocokan dalam hasil output 5G Polar FPGA IP antara model simulasi MATLAB* dan RTL?

Karena masalah dengan pemformatan data input dan data parameter serta data output encoder saat menggunakan 5G Polar FPGA IP versi 2.0.0, Anda akan mengamati ketidakcocokan dalam hasil output 5G Polar FPGA IP antara model simulasi MATLAB* dan RTL.

Untuk mengatasi masalah ini, ikuti langkah-langkah yang dijelaskan di bawah ini.

1. Mulai dengan menggunakan contoh Matlab* dari panduan pengguna polar5g_codec_tb(4,2,4,1) untuk menjalankan Matlab*.
2. Matlab* menghasilkan file polar5g_enc_in.txt, polar5g_enc_out.txt, dan polar5g_codec_param.txt dalam folder <Design Example Directory>/Matlab/ .
3. Ubah 3 file ini dengan menambahkan 0 di baris pertama setiap file seperti yang ditunjukkan di bawah ini.

Misalnya:

Di bawah ini adalah polar5g_enc_in.txt yang dihasilkan

1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

Dimodifikasi polar5g_enc_in.txt

0
1 1 1 1 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 1 1 0 1 1 0 1 1 0 1 0
1 0 0 1 1 1 1 1 1 0 1 0

4. Salin dan tempel 3 file yang dimodifikasi ke dalam folder <Design Example Directory>/test_data .
5. Simulasi default berjalan 300 frame. Jadi, ubah variabel frm_lmt di polar5g_enc_tb.sv menjadi 1 frame dari folder <Design Example Directory>/src .
6. Jalankan simulasi RTL.
7. Output encoder Matlab* kini cocok dengan output RTL.

#NOTE: Simulasi melaporkan kegagalan karena lokasi 0 di baris pertama setiap file tidak identik dengan lokasi yang digunakan oleh MATLAB*. Pola 64 bit berikutnya adalah sama. Ini dapat diperiksa secara manual di file polar5g_enc_out.txt .

Masalah ini diperbaiki dimulai dengan rilis versi 24.1 dari IP FPGA Polar 5G.