ID Artikel: 000097180 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 10/01/2024

Mengapa saya mendapatkan kesalahan fitter saat mengaktifkan IP DDR4 Intel Agilex® 7 FPGA Skema 2 di DIMM dengan 2 peringkat di Perangkat Lunak Prime Pro Edition versi 23.3 Intel® Quartus®?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
    Antarmuka Memori Eksternal Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Untuk mengaktifkan IP DDR4 Intel Agilex® 7 FPGA Scheme 2 dalam DIMM dengan 2 peringkat Intel® Quartus®dalam Perangkat Lunak Prime Pro Edition versi 23.3, kami memerlukan clock CK
"Paksa Peringkat untuk berbagi Satu Clock Antarmuka Memori" = True
"Penempatan Pin Alert_N" = Alert_N dalam AC2
"Jumlah Minimum Jalur AC untuk DDR4" = 3

Resolusi

Masalah ini telah diperbaiki dimulai dengan Perangkat Lunak Intel® Quartus® Prime Pro Edition versi 23.4

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.