ID Artikel: 000097681 Jenis Konten: Errata Terakhir Ditinjau: 15/04/2024

Mengapa paket berukuran salah ditransmisikan dari IP FPGA Subsistem Ethernet untuk varian multi-port Agilex™ 7 F-Tile ketika parameter Konfigurasi Ulang Dinamis diaktifkan dan parameter Antarmuka Klien diatur ke Tersegmentasi MAC?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam Perangkat Lunak Quartus® Prime Pro Edition versi 23.4, paket berukuran salah akan ditransmisikan dari varian multi-port Agilex™ 7 F-Tile dari Subsistem Ethernet FPGA IP ketika parameter Konfigurasi Ulang Dinamis diaktifkan dan parameter Antarmuka Klien diatur ke Tersegmentasi MAC. Masalah ini akan memengaruhi semua port yang dapat dikonfigurasi ulang secara dinamis mulai dari 50GbE hingga 400GbE.

Resolusi

Ada tidak ada solusi untuk masalah ini.

Masalah ini telah diperbaiki mulai versi 24.1 dari Perangkat Lunak Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.