Mengapa Contoh Desain F-Tile HDMI FPGA IP gagal bermigrasi dari Perangkat Lunak Quartus® Prime Pro Edition versi 23.3 ke 23.4?

Karena masalah dalam Perangkat Lunak Quartus® Prime Pro Edition versi 23.3 hingga 23.4, Contoh Desain transmisi ulang HDMI 2.1 RX-TX pada antarmuka video clock gagal dikompilasi setelah melakukan peningkatan IP.

Pesan galat berikut akan muncul:

Galat(23035): Kesalahan Tcl: tidak bisa terbuka ".. /rtl/gxb/rx_phy/rx_phy_12g/sim/rx_phy_12g.v .. /rtl/gxb/rx_phy/rx_phy_12g/synth/rx_phy_12g.v": tidak ada file atau direktori seperti itu...

Untuk mengatasi masalah ini, modifikasi di bawah ini diperlukan untuk rtl/ipgen.tcl file:

• 1. Atur rx_phy_12G_files [glob.. /rtl/gxb/*/*/synth/rx_phy_12g.v]
• 2. Atur tx_phy_12G_files [glob.. /rtl/gxb/*/*/synth/tx_phy_12g.v]

Masalah ini telah diperbaiki dimulai dengan Perangkat Lunak Quartus® Prime Pro Edition versi 24.1.