ID Artikel: 000098584 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 08/04/2024

Mengapa register dengan synchronous clear tidak ditetapkan ke register input cepat di perangkat Arria® 10?

Lingkungan

    Perangkat Lunak Desain Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena spesifikasi sintesis dalam perangkat lunak Quartus® Prime, bahkan jika penugasan Fast Input Register digunakan, register dengan sinkronisasi yang jelas mungkin tidak ditetapkan ke register input cepat di perangkat Arria® 10.

Apakah register dengan synchronous clear ditetapkan ke register input cepat ditentukan sebagai berikut:

  • Ketika jumlah register dengan jelas sinkron kurang dari 8, register ditugaskan ke register ALM di fabric inti.
  • Ketika jumlah register dengan jelas sinkron adalah 8 atau lebih, register ditugaskan ke register input cepat.
Resolusi

Tambahkan penugasan berikut ke file .qsf proyek Anda saat Anda ingin menetapkan register dengan register input sinkron jelas ke cepat dalam kasus di mana jumlahnya kurang dari 8.

set_instance_assignment -name FORCE_SYNCH_CLEAR ON -untuk <nama register> -entity <nama entitas>

Produk Terkait

Artikel ini berlaku untuk 1 produk

Intel® Arria® 10 FPGA dan SoC FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.