ID Artikel: 000098665 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/05/2025

Mengapa register input tidak terdaftar di pin input negatif, rx_in[*](n) dari megafungsi ALTLVDS_RX?

Lingkungan

    Intel® Quartus® Prime Edisi Standard
    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah dalam Perangkat Lunak Quartus® Prime Standard Edition versi 23.1 dan sebelumnya, Anda mungkin melihat bahwa register input tidak terdaftar di pin input negatif megafungsi ALTLVDS_RX, rx_in[*](n).

Hal ini karena atribut sintesis "LVDS_RX_REGISTER=LOW" dan "LVDS_RX_REGISTER=HIGH" tidak ditetapkan ke register dalam antarmuka penerima sinyal diferensial tegangan rendah (LVDS).

Resolusi

Untuk mengatasi masalah, tambahkan tugas berikut dalam berkas pengaturan Quartus® (.qsf):

set_instance_assignment -name LVDS_RX_REGISTER LOW -menjadi "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_l_reg"
set_instance_assignment -name LVDS_RX_REGISTER HIGH -menjadi "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_h_reg"

Masalah ini saat ini dijadwalkan untuk diperbaiki dalam rilis mendatang dari Perangkat Lunak Quartus® Prime Standard Edition.

Produk Terkait

Artikel ini berlaku untuk 11 produk

Intel® Cyclone® 10 LP FPGA
MAX® V CPLD
Arria® V GZ FPGA
Cyclone® V FPGA dan SoC FPGA
Stratix® IV FPGA
Intel® Arria® 10 FPGA dan SoC FPGA
MAX® II CPLD
FPGA Arria® II
FPGA Cyclone® IV
Intel® MAX® 10 FPGA
Stratix® V FPGA

1

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.