ID Artikel: 000099036 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/06/2024

Mengapa pembuatan Contoh Desain IP FPGA F-Tile DisplayPort dengan opsi simulasi diaktifkan gagal?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
    DisplayPort*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Karena masalah pada Perangkat Lunak Quartus® Prime Pro Edition v23.4 dan versi sebelumnya, Contoh Desain IP FPGA F-Tile DisplayPort dengan simulasi diaktifkan tidak dapat berhasil dibuat.

Resolusi

Jangan pilih opsi simulasi saat membuat Contoh Desain F-Tile DisplayPort FPGA IP. Contoh desain dapat berhasil dihasilkan tanpa opsi simulasi.

Masalah ini telah diperbaiki mulai versi 24.1 dari Perangkat Lunak Quartus® Prime Pro Edition.

Produk Terkait

Artikel ini berlaku untuk 1 produk

FPGA dan SoC FPGA Intel® Agilex™

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.