Dukungan Intel® FPGA BSDL
Intel® menyediakan file Boundary Scan Description Language (BSDL) untuk spesifikasi IEEE Standard 1149.1, IEEE Standard 1149.6, dan IEEE Standard 1532 tergantung pada perangkat yang dapat diprogram.
Pengenalan
File Boundary Scan Description Language (BSDL) menyediakan sintaks yang memungkinkan perangkat menjalankan Boundary-Scan Tests (BST) dan In-System Programmability (ISP). File BSDL IEEE yang tersedia di situs web ini digunakan untuk BST pra-konfigurasi. Anda dapat menggunakan file BSDL terlepas dari tingkat kecepatan atau suhu perangkat.
Untuk BST pasca-konfigurasi, alat dan panduan pembuatan disediakan di bagian Alat BSDL.
Model BSDL diuji dengan alat yang tersedia pada saat rilis. File BSDL diperiksa sintaksnya menggunakan alat yang tersedia dari vendor berikut: JTAG Technologies, ASSET Intertech - Agilent Technologies, Corelis, GOEPEL Electronic, dan Temento Systems.
Model IEEE 1149.6
Intel menyediakan model IEEE 1149.6 BSDL berikut untuk Rangkaian Perangkat yang terdaftar untuk pengujian pemindaian batas (BST) prakonfigurasi. Model mendukung standar IEEE 1149.6 dengan pengecualian bahwa instruksi SAMPLE tidak didukung untuk semua pin HSSI. Model adalah kepadatan dan paket spesifik. Anda dapat menggunakan Model BSDL terlepas dari tingkat kecepatan atau suhu perangkat. Kunjungi Koleksi Rangkaian Perangkat BSDL tertaut untuk mengakses Model BSDL.
Rangkaian Perangkat1 |
Awalan Nomor Komponen |
---|---|
AGF, AGI, RUPS |
|
Intel® Stratix® 10 (lihat juga IEEE 1149.1 untuk HPS) |
1S |
Intel® Arria® 10 (lihat juga IEEE 1149.1 untuk HPS) |
10A |
10CX |
|
5S |
|
5AGZ |
|
EP4CGX |
|
EP2AGX |
|
Catatan:
|
Model IEEE 1149.1
Intel menyediakan model IEEE 1149.1 BSDL berikut untuk Rangkaian Perangkat yang terdaftar untuk pengujian pemindaian batas (BST) prakonfigurasi. Model adalah kepadatan dan paket spesifik. Anda dapat menggunakan Model BSDL terlepas dari tingkat kecepatan atau suhu perangkat. Kunjungi Koleksi Rangkaian Perangkat BSDL tertaut untuk mengakses Model BSDL.
Rangkaian Perangkat1 |
Jenis |
Awalan Nomor Komponen |
---|---|---|
® Intel Stratix 10 SX/ST HPS (lihat juga IEEE 1149.6) |
FPGA/HPS |
1SX/1ST |
FPGA |
EP4S |
|
FPGA |
EP3S |
|
® Intel Arria 10 (lihat juga IEEE 11.49.6) |
FPGA/HPS |
10SEBAGAI |
FPGA |
5A |
|
Arria® II GX | FPGA | EP2AGX |
FPGA |
EP2AGZ |
|
FPGA |
10CL |
|
FPGA |
5C |
|
FPGA |
EP4C |
|
FPGA |
EP3C |
|
FPGA |
EP2C |
|
FPGA |
10 juta |
|
CPLD |
5 juta |
|
CPLD |
EPM |
|
Config |
EPC |
|
Catatan:
|
Model dan Alat IEEE 1532
Intel menyediakan model IEEE 1532 BSDL berikut untuk Rangkaian Perangkat yang terdaftar untuk pengujian pemindaian batas (BST) prakonfigurasi. Model adalah kepadatan dan paket spesifik. Anda dapat menggunakan Model BSDL terlepas dari tingkat kecepatan atau suhu perangkat. Kunjungi Koleksi Rangkaian Perangkat BSDL tertaut untuk mengakses Model BSDL.
Anda memerlukan file IEEE 1532 BSDL (algoritma pemrograman) dan file yang dapat dikonfigurasi dalam sistem (ISC) (data pemrograman) untuk menjalankan programabilitas dalam sistem (ISP).
Metode menghasilkan file ISC dapat diperoleh dari Manual Referensi File Pengaturan Intel® Quartus® Prime Pro Edition, bab tentang GENERATE_CONFIG_ISC_FILE.
Rangkaian Perangkat1 |
Awalan Nomor Komponen |
---|---|
10 juta |
|
5 juta |
|
EPM |
|
EPC |
|
Catatan:
|
Alat Konverter SVF ke ISC
Skrip TCL digunakan untuk menghasilkan file ISC (dalam konfigurasi sistem) dengan menggunakan file SVF (Serial Vector Format).
Alat Khusus Perangkat |
Deskripsi |
---|---|
ISC akan digunakan untuk memprogram MAX10 dengan menggunakan berkas IEEE 1532 BSDL. Pengguna perlu mengunduh file IEEE 1532 dan juga file ISC untuk memprogram perangkat MAX10. | |
Skrip ini menargetkan hanya pada perangkat MAX V. Untuk memprogram perangkat MAX V menggunakan standar IEEE 1532, pengguna memerlukan berkas ISC selain berkas IEEE 1532 BSDL. Skrip TCL ini adalah untuk menghasilkan file ISC (In System Configuration) dari file SVF (Serial Vector Format). | |
Untuk memprogram perangkat EPC menggunakan standar IEEE1532, pengguna juga memerlukan file ISC selain file IEEE1532 BSDL, yang akan menjelaskan data atau desain pengguna. Biasanya, pengguna akan mendapatkan file ISC dari Quartus, tetapi saat ini Quartus tidak mendukung pembuatan file ISC untuk perangkat EPC karena beberapa alasan. Ini akan didukung di Quartus 4.2. Sampai saat itu, pengguna akan dapat menggunakan script svf2isc untuk menghasilkan file ISC yang diperlukan untuk melakukan pemrograman. |
Alat BSDL untuk BST Konfigurasi Pasca
Untuk Boundary Scan Testing (BST) pasca-konfigurasi, skrip TCL digunakan untuk menghasilkan file BSDL pasca konfigurasi berdasarkan desain dan penetapan pin dari file PIN Quartus® Prime. Sumber daya khusus Keluarga Perangkat dan mencakup alat skrip pembuatan dan dokumentasi.
Awalan Nomor Komponen | 1Rangkaian Perangkat |
---|---|
Intel Agilex® 7 Generator BSDL pascakonfigurasi Seri F dan Seri I |
AGF, AGI |
Intel® Stratix® 10 Pembuat BSDL pasca-konfigurasi | 1S |
Intel® Arria® 10 Generator BSDL pascakonfigurasi | 10A |
Intel® Cyclone® 10 LP, Intel® Cyclone® 10 GX Generator BSDL pascakonfigurasi | 10CL, 10CX |
Intel® MAX® 10 Pembuat BSDL pasca-konfigurasi | 10 juta |
Generator BSDL Pascakonfigurasi MAX® V | 5 juta |
Pembuatan file BSDL di Quartus® II (Stratix® V, Stratix® IV, Arria® V, Arria® II, Cyclone® V, Cyclone® IV, Cyclone® III LS, dan MAX® V) |
5S, EP4S, 5A, EP2A, 5C, EP4C, EP3C, 5M |
Penyesuai BSDL (Stratix® III, Cyclone® III, Cyclone® II, MAX® II) | EP3S, EP3C, EP2C, EPM |
Catatan: 1. Untuk Keluarga Perangkat Lama – kunjungi masing-masing Koleksi Dukungan Perangkat dan Produk Intel® FPGA Lama. |
Dokumentasi Terkait
- Lihat Semua Catatan Aplikasi JTAG
- Intel Agilex® 7 Dokumentasi JTAG
- Intel® Stratix® 10 Dokumentasi JTAG
- Intel® Arria® 10 Dokumentasi JTAG
- Dokumentasi Intel® Cyclone® 10 GX JTAG
- Intel® Cyclone® 10 LP Dokumentasi JTAG
- Intel® MAX® 10 Dokumentasi JTAG
- Dokumentasi Stratix® V JTAG
- Dokumentasi Stratix® IV JTAG
- Dokumentasi JTAG Stratix® III
- Dokumentasi Arria® V JTAG
- Dokumentasi JTAG Arria® II
- Dokumentasi Cyclone® V JTAG
- Dokumentasi Cyclone® IV JTAG
- Dokumentasi JTAG Cyclone® III
- Dokumentasi Cyclone® II JTAG
- Dokumentasi MAX® V JTAG
- Dokumentasi MAX® II JTAG
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.