Perbandingan Konfigurasi
Untuk perbandingan berbagai skema konfigurasi, lihat Tabel 1.
Tabel 1. Perbandingan Umum untuk Berbagai Skema Konfigurasi
Skema Konfigurasi Aktif atau Pasif |
Skema Konfigurasi |
Konfigurasi Serial atau Paralel |
Memori Eksternal dan/atau Perangkat Konfigurasi1 |
Lebar Bus DATA (Dalam Bit) |
Waktu Konfigurasi Relatif2 |
---|---|---|---|---|---|
Aktif |
SEBAGAI |
Serial |
1 |
Moderat |
|
SEBAGAI |
Serial |
1,4 |
Moderat |
||
AP |
Sejajar |
Didukung antarmuka flash umum (CFI) memori flash paralel |
16 |
Moderat |
|
Pasif |
PS |
Serial |
Intel® MAX® seri CD, atau prosesor dengan memori flash |
1 |
Lambat |
Serial |
Unduh kabel |
1 |
Lambat |
||
FPP |
Sejajar |
CdPLD seri Intel MAX, atau mikroprosesor dengan memori flash |
8, 16, 32 |
Cepat |
|
JTAG |
Serial |
CdPLD seri Intel MAX, atau mikroprosesor dengan memori flash |
1 |
Lambat |
|
Serial |
Unduh kabel |
1 |
Lambat |
Catatan:
- Perangkat yang berbeda menggunakan skema konfigurasi yang sama dapat mendukung pengontrol eksternal dan / atau perangkat konfigurasi yang berbeda. Lihat bab konfigurasi masing-masing perangkat Intel® FPGA di Buku Pegangan Konfigurasi untuk informasi lebih lanjut.
- Waktu konfigurasi disajikan sebagai perbandingan relatif dan hanya berfungsi sebagai pedoman umum. Waktu konfigurasi bervariasi untuk skema konfigurasi yang berbeda dan tergantung pada ukuran file konfigurasi, lebar data konfigurasi, frekuensi jam mengemudi, dan waktu akses flash.
Skema Konfigurasi Aktif dan Pasif
Secara umum, skema konfigurasi Intel® FPGA dikategorikan ke dalam skema konfigurasi aktif atau skema konfigurasi pasif. Dalam skema konfigurasi aktif, perangkat mengontrol proses konfigurasi dan mendapatkan data konfigurasi dari perangkat memori eksternal. Active serial (AS) dan active parallel (AP) adalah skema konfigurasi aktif. Perangkat memori adalah perangkat konfigurasi serial (EPCQ) untuk konfigurasi AS dan memori flash paralel yang didukung untuk konfigurasi AP.
Dalam skema konfigurasi pasif, perangkat konfigurasi mengontrol proses konfigurasi dan memasok data konfigurasi. Perangkat konfigurasi dapat menjadi host cerdas eksternal, seperti PC, mikroprosesor, atau seri MAX CPLD. Serial pasif (PS), paralel pasif cepat (FPP), dan JTAG adalah skema konfigurasi pasif.
Memori Eksternal dan/atau Perangkat Konfigurasi
Semua skema konfigurasi memerlukan memori eksternal atau perangkat konfigurasi. Perangkat eksternal ini diperlukan untuk menyimpan data konfigurasi dan/ atau mengkonfigurasi Intel® FPGA saat menggunakan skema konfigurasi tertentu. Misalnya, perangkat memori eksternal dapat menjadi perangkat konfigurasi serial (EPCQ) atau perangkat memori flash paralel yang didukung. Pengontrol konfigurasi dapat menjadi mikroprosesor, atau seri MAX CPLD apa pun. Perhatikan bahwa skema konfigurasi yang berbeda didukung oleh memori eksternal yang berbeda dan / atau perangkat konfigurasi. Seri MAX CPLD mendukung parallel Flash Loader intellectual property (IP) untuk memprogram perangkat memori flash flash interface (CFI) umum melalui antarmuka JTAG dan menyediakan logika untuk mengontrol konfigurasi (Passive Serial dan Fast Passive Parallel) dari perangkat memori flash ke Intel® FPGA.
Lebar BUS DATA
Lebar bus DATA menentukan jumlah bit yang ditransmisikan per siklus DCLK untuk skema konfigurasi. Secara umum, skema konfigurasi juga dapat dikelompokkan dalam skema konfigurasi serial atau skema konfigurasi paralel. Skema konfigurasi serial mentransmisikan 1 bit per siklus DCLK. PS, AS, dan JTAG adalah skema konfigurasi serial. Di sisi lain, skema konfigurasi paralel mentransmisikan lebih dari 1 bit per siklus DCLK. Skema konfigurasi FPP mentransmisikan 8, 16, dan 32 bit per siklus DCLK. Skema konfigurasi AP mentransmisikan 16 bit per siklus DCLK. Umumnya, jumlah bit DATA yang lebih tinggi yang ditransmisikan per siklus DCLK berkontribusi pada waktu konfigurasi yang lebih pendek.
Waktu Konfigurasi Relatif
Siklus konfigurasi terdiri dari tiga tahap: reset, konfigurasi, dan inisialisasi. Waktu konfigurasi relatif di sini hanya mengacu pada tahap konfigurasi. Waktu yang dibutuhkan perangkat untuk memasuki mode pengguna sebenarnya lebih lama.
Waktu konfigurasi bervariasi untuk skema konfigurasi yang berbeda dan tergantung pada ukuran file konfigurasi, lebar data konfigurasi, frekuensi jam mengemudi, dan waktu akses flash. Anda dapat memperkirakan waktu konfigurasi relatif antara berbagai skema konfigurasi dari keluarga perangkat yang sama dan kepadatan.
Waktu konfigurasi AS didominasi oleh waktu yang dibutuhkan untuk mentransfer data dari EPCQ ke perangkat FPGA. Antarmuka AS clocked oleh output DCLK FPGA yang dihasilkan dari osilator internal. Frekuensi minimum DCLK saat menggunakan osilator 40 MHz adalah 20 MHz (50 ns). Misalnya, perkiraan waktu konfigurasi AS maksimum untuk perangkat EP3C10 adalah (2,5 Mb data yang tidak terkompresi) = ukuran RBF x (periode DCLK maksimum / 1 bit per siklus DCLK) = 2,5 Mb x (50 ns / 1 bit) = 125 ms.
Secara umum, skema konfigurasi FPP memiliki waktu konfigurasi terpendek. Untuk semua skema FPP, frekuensi konfigurasi dikendalikan oleh perangkat eksternal. Skema konfigurasi AS, PS, dan JTAG memiliki waktu konfigurasi yang relatif lebih lambat. Namun, waktu konfigurasi relatif hanyalah perkiraan. Waktu konfigurasi aktual sangat tergantung pada lebar data konfigurasi, frekuensi konfigurasi di mana perangkat clocked, ukuran file konfigurasi, dan waktu akses flash.
Dukungan untuk Clkusr Feature
Di beberapa perangkat, pin CLKUSR adalah pin opsional yang memasukkan jam yang disediakan pengguna untuk menyinkronkan inisialisasi satu atau lebih perangkat setelah konfigurasi. Fitur ini memungkinkan satu atau lebih perangkat untuk memasuki mode pengguna pada saat yang sama. Pin ini diaktifkan dengan mengaktifkan opsi Enable user-supplied start-up clock (CLKUSR) di perangkat lunak Quartus® Prime atau Quartus II.
Untuk informasi lebih lanjut, lihat bab konfigurasi masing-masing perangkat Intel® FPGA di Buku Pegangan Konfigurasi.
Skalabilitas
Perangkat Intel® FPGA EPCS (PDF) dan perangkat EPCQ (PDF) mendukung solusi konfigurasi perangkat tunggal untuk seri Stratix® (kecuali Stratix dan Stratix® GX), Seri Arria®, dan Seri Cyclone® FPGA.
Untuk memilih perangkat konfigurasi yang sesuai, Anda harus menentukan total ruang konfigurasi yang diperlukan untuk target FPGA atau rantai FTA Anda. Jika Anda mengkonfigurasi rantai FTA, Anda harus menambahkan ukuran file konfigurasi untuk setiap FPGA untuk menentukan total ruang konfigurasi yang diperlukan.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.