Fitur Konfigurasi
Fitur konfigurasi yang didukung oleh FPGAs Altera.
Dukungan Fitur Konfigurasi menyediakan sumber daya untuk perangkat Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, Cyclone® 10, Stratix® V dan Arria® V.
Dapatkan dukungan tambahan untuk perjalanan terpandu langkah demi langkah Arsitektur Sistem Agilex™ 7, Arsitektur Sistem Agilex™ 5 , dan Arsitektur Sistem Agilex™ 3 untuk alur pengembangan standar yang memunculkan sumber daya dan dokumentasi penting utama.
Untuk perangkat lain, cari Koleksi Dukungan Perangkat dan Produk.
Dukungan Dekompresi
Beberapa FPGAs mendukung dekompresi data konfigurasi, yang menghemat ruang dan waktu memori konfigurasi. Fitur ini memungkinkan Anda untuk menyimpan data konfigurasi terkompresi dalam perangkat konfigurasi atau memori lain dan mengirimkan bitstream terkompresi ini ke FPGA. Selama konfigurasi, FPGA mendekompresi bitstream secara real time dan mengonfigurasi sel CRAM-nya.
Tabel 1. Dukungan Keamanan Desain
Tabel 1 menyediakan dokumentasi tentang Dukungan Keamanan Desain.
FPGAs dapat mendekripsi bitstream konfigurasi menggunakan algoritma advanced encryption standard (AES). Saat menggunakan fitur keamanan desain, kunci keamanan disimpan di FPGA. Agar berhasil mengkonfigurasi FPGA yang memiliki fitur keamanan desain diaktifkan, Anda harus mengkonfigurasi FPGA dengan file konfigurasi yang dienkripsi menggunakan kunci keamanan yang sama. Beberapa FPGAs menawarkan penyimpanan kunci keamanan yang volatil dan non-volatile. Penyimpanan kunci keamanan yang mudah menguap memerlukan cadangan baterai tetapi memungkinkan kunci keamanan diperbarui. Kunci keamanan nonvolatil dapat disimpan dalam memori nonvolatil di dalam perangkat dan tidak memerlukan cadangan baterai untuk penyimpanan.
| Deskripsi | Perangkat yang Didukung | Dokumentasi |
|---|---|---|
Tangkas™ 7 Tangkas™ 5 Tangkas™ 3 Stratix® 10 |
Produk Altera® dirancang dengan perangkat keras dan firmware keamanan khusus yang sangat mudah dikonfigurasi. Altera® menerapkan siklus hidup pengembangan keamanan di seluruh perangkat lunak, firmware, dan perangkat keras untuk mengembangkan dan memelihara produk yang lebih aman. Tidak ada produk atau komponen yang dapat sepenuhnya aman. |
|
Arria® 10 Cyclone® 10 Stratix® V Arria® V Cyclone® V Stratix® IV Arria® II |
Catatan aplikasi ini menjelaskan bagaimana Anda dapat menggunakan fitur keamanan desain dalam FPGAs 40, 28, dan 20 nm Altera® untuk melindungi desain Anda dari penyalinan yang tidak sah, rekayasa balik, dan gangguan file konfigurasi Anda |
|
Stratix® II Stratix® II GX |
Saat menggunakan fitur keamanan desain Stratix II atau Stratix II GX, kunci keamanan disimpan di lokasi nonvolatil di dalam perangkat Stratix II atau Stratix II GX. |
|
| Stratix® III | Catatan aplikasi ini mencakup, ikhtisar fitur keamanan desain, persyaratan perangkat keras dan perangkat lunak, langkah-langkah untuk menerapkan alur konfigurasi yang aman, skema konfigurasi yang didukung, dukungan flashloader serial dengan enkripsi diaktifkan, pertimbangan saat memilih skema konfigurasi, parameter waktu dengan fitur keamanan desain diaktifkan, dan kontrol ekspor Amerika Serikat. |
Tabel 2. Dukungan Peningkatan Sistem Jarak Jauh
Tabel 2 menyediakan dokumentasi untuk dukungan peningkatan sistem jarak jauh.
Altera perangkat memiliki sirkuit peningkatan sistem jarak jauh khusus. Logika lunak (baik prosesor tertanam Nios® V atau logika pengguna) yang diterapkan dalam perangkat dapat mengunduh gambar konfigurasi baru dari lokasi jarak jauh, menyimpannya dalam memori konfigurasi, dan mengarahkan sirkuit peningkatan sistem jarak jauh khusus untuk memulai siklus konfigurasi ulang. Sirkuit khusus melakukan deteksi kesalahan selama dan setelah proses konfigurasi, memulihkan dari kondisi kesalahan apa pun dengan kembali ke gambar konfigurasi yang aman, dan memberikan informasi status kesalahan. Sirkuit peningkatan sistem jarak jauh khusus ini membantu menghindari waktu henti sistem.
| Deskripsi | Perangkat yang Didukung | Dokumentasi |
|---|---|---|
Arria® 10 Cyclone® 10 GX Cyclone® 10 LP Stratix® V Arria® V Cyclone® V Stratix® IV Cyclone® IV Arria® II |
Inti Remote Update Altera® FPGA IP menerapkan konfigurasi ulang perangkat menggunakan sirkuit peningkatan sistem jarak jauh khusus yang tersedia di perangkat yang didukung. |
|
AN 521: Desain Referensi Peningkatan Sistem Jarak Jauh Paralel Aktif Cyclone® III |
Cyclone® III | Catatan aplikasi ini mencakup ikhtisar topik ini tentang mode pembaruan jarak jauh, deskripsi fungsional desain referensi, sinyal desain referensi, mesin status logika pengguna gambar pabrik, mesin status logika pengguna gambar aplikasi, pengalamatan gambar pabrik dan gambar aplikasi, persyaratan sistem, prosedur pengujian peningkatan sistem jarak jauh Cyclone III ap, memicu konfigurasi ulang sistem, memantau parameter sistem menggunakan signaltap logic analyzer. |
Tabel 3. Fitur konfigurasi yang didukung oleh Altera FPGAs
Tabel 3 memberikan ringkasan fitur konfigurasi yang didukung oleh rangkaian perangkat Altera.
Alat |
Dukungan Dekompresi |
Dukungan Keamanan Desain |
Dukungan Peningkatan Sistem Jarak Jauh |
|---|---|---|---|
Agilex™ FPGA dan SoC FPGAs |
✓ |
✓ |
✓ |
Stratix® 10 FPGA dan SoC FPGAs |
✓ |
✓ |
✓ |
Arria® 10 FPGA dan SoC FPGAs |
✓ |
✓ |
✓ |
Cyclone® 10 GX FPGAs |
✓ |
✓ |
✓ |
Cyclone® 10 LP FPGAs |
✓ |
✓ |
✓ |
MAX® 10 FPGAs |
✓ |
✓ |
✓ |
Stratix® V |
✓ |
✓ |
✓ |
Arria® V SoC |
✓ |
✓ |
✓ |
Arria® V |
✓ |
✓ |
✓ |
Cyclone® V SoC |
✓ |
✓ |
✓ |
Cyclone® V |
✓ |
✓ |
✓ |
Stratix® IV |
✓ |
✓ |
✓ |
Cyclone® IV E |
✓ |
- |
✓ |
Cyclone® IV GX |
✓ |
- |
✓ |
Stratix® III |
✓ |
✓ |
✓ |
Cyclone® III LS |
✓ |
✓ |
✓ |
Cyclone® III |
✓ |
- |
✓ |
Arria® II GX |
✓ |
✓ |
✓ |
Cyclone® II |
✓ |
- |
- |
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.