Contoh Desain Intel® FPGA

Contoh Algoritma OpenCL Mandelbrot Fractal memberikan kernel yang mengimplementasikan algoritma fraktal Mandelbrot serta aplikasi host yang menampilkan hasilnya ke layar.

Tujuan dari contoh ini adalah untuk menunjukkan cara membatasi TSE_RGMII. Ini dapat berjalan pada 3 kecepatan berbeda yaitu 10 MHz, 100 MHz, dan 1000 MHz.

Temukan file unduhan, persyaratan sistem, dan fitur untuk desain referensi Serial RapidIO ke TI 6482 DSP dalam panduan ini dari tim dukungan Intel.

Protokol PCI Express* (PCIe*) adalah protokol serial berperforma tinggi, dapat diskalakan, dan kaya fitur dengan laju transfer data dari 2,5 gigatransfer per detik (GT/s) hingga 16,0 GT/s.

Desain referensi kontrol motor drive-on-a-chip Intel adalah sistem drive terintegrasi pada satu Cyclone V SoC atau Intel MAX 10. Pelajari lebih lanjut dalam panduan ini.

Intel® FPGA SDK for OpenCL™ Design Examples

Cari kumpulan konten Intel tentang panduan pengembangan, pelatihan, unduhan perangkat lunak, dan kit perangkat lunak untuk FPGA SDK untuk OpenCL.

Contoh ini menguraikan desain RAM dual-port 64 bit x 64 bit yang sinkron dengan kombinasi operasi baca atau tulis independen dalam siklus clock yang sama dalam VHDL.

Contoh ini menguraikan desain RAM sinkron dengan clock ganda 64-bit x 64-bit dengan alamat baca dan tulis yang berbeda di VHDL. Pelajari lebih lanjut tentang desain sinkron dari Intel.

Contoh desain register shift VHDL 1x64 ini menjelaskan register long shift 64-bit lebar satu bit dalam VHDL. Pelajari lebih lanjut tentang desain ini dari Intel.

Contoh ini menguraikan desain RAM port tunggal 64-bit x 8-bit dengan alamat baca dan tulis umum di VHDL. Pelajari lebih lanjut tentang desain ini dari Intel.

Contoh ini menguraikan pohon tambahan biner 16-bit dalam VHDL. Perangkat dengan tabel pencarian 4 input dalam elemen logika (LEs) dapat meningkatkan performa dengan struktur tree adder biner.