Contoh Desain Akselerator Perangkat Keras Checksum

author-image

Oleh

Contoh desain ini menunjukkan penggunaan komponen checksum yang dipercepat perangkat keras untuk menghitung checksum buffer data dalam memori. Akselerator checksum terdiri dari tiga sub-komponen:

  1. Kalkulator checksum
  2. Baca host
  3. Kontroler Checksum

Gambar 1 menunjukkan diagram blok akselerator checksum yang terhubung ke prosesor Nios® II dan SDRAM DDR.

Gambar 1: Diagram Checksum Accelerator Block

Semua komponen berisi antarmuka Avalon® dan dapat terhubung satu sama lain untuk membentuk akselerator checksum. Anda dapat mengganti salah satu komponen dengan komponen lain yang setara fungsional. Misalnya, Anda dapat mengganti komponen kontroler dengan mesin state yang berjalan sendiri.

Dalam contoh ini, kontroler terhubung ke prosesor Nios II. Prosesor mengkomunikasikan alamat dasar buffer memori dan panjang data ke komponen pengontrol. Setelah host baca mengetahui informasi ini, host baca akan terus membaca data dari memori dan meneruskannya ke kalkulator checksum untuk operasi checksum.

Ketika perhitungan checksum telah dilakukan pada semua data, kalkulator akan mengeluarkan sinyal yang valid bersama dengan hasil checksum ke kontroler. Kontroler kemudian akan mengatur bit DONE di register status dan juga menegaskan sinyal interupsi. Anda hanya harus membaca hasil dari kontroler ketika bit SELESAI dan sinyal interupsi dinyatakan.

Komponen akselerator ini mendukung perhitungan pemeriksaan data 32-bit dan 64-bit. Faktor percepatan implementasi checksum yang dipercepat perangkat keras dibandingkan checksum perangkat lunak adalah hingga 30 untuk data 32 bit, dan hingga 60 untuk data 64 bit.

Contoh desain ini ditargetkan untuk digunakan dengan Nios II Embedded Evaluation Kit (NEEK), Cyclone Edisi III.

Spesifikasi Desain Perangkat Keras

Desainnya berisi komponen berikut:

  • prosesor Nios II (Nios II/f fast core)
  • Kontroler performa tinggi SDR DDR
  • Avalon Bridge pipeline yang dipetakan memori
  • Penghitung performa
  • Timer interval
  • I/O paralel tombol tekan (PIO)
  • LED PIO
  • JTAG-UART
  • Periferal identifikasi sistem (ID)
  • Kontroler Checksum
  • Kalkulator checksum
  • Baca host

Menggunakan Contoh Desain Ini

Untuk menjalankan contoh ini, unduh altera_avalon_checksum_de.zip dan unzip ke hard drive Anda. Kemudian, ikuti instruksi di readme.doc yang ditemukan di file .zip.

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.