AN 706: Memetakan Sinyal Periferal HPS IP ke Antarmuka FPGA (PDF) memperkenalkan Anda pada alur desain yang diperlukan untuk merutekan periferal sistem prosesor keras (HPS) melalui antarmuka FPGA menggunakan perangkat lunak Qsys dan Intel® Quartus® Prime atau Quartus® II. Catatan aplikasi ini mencakup tutorial sederhana untuk menunjukkan cara memetakan sinyal periferal HPS EMAC dan I2C ke antarmuka FPGA. Didasarkan pada Golden Hardware Reference Design (GHRD) dan memberikan instruksi langkah demi langkah tentang cara menyelesaikan prosedur pemetaan.
Desain disediakan untuk Kit pengembangan Intel® FPGA berikut:
Menggunakan Contoh Desain Ini
Untuk menjalankan contoh ini, unduh an706-design-files.zip dan buka hard drive Anda. Kemudian, ikuti instruksi di AN 706: Memetakan Sinyal Periferal HPS IP ke Antarmuka FPGA (PDF).
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.