Contoh desain ini hanya terdiri dari desain perangkat keras untuk digunakan dengan sistem operasi kompatibel yang mendukung memory management unit (MMU). Bagian perangkat keras terdiri dari inti Nios® II/f dengan MMU diaktifkan dengan vektor reset menunjuk ke memori flash dan vektor pengecualian yang mengarah ke memori DDR3.
Anda dapat menggunakan desain ini sebagai titik awal untuk membangun sistem prosesor Nios® II yang didukung MMU Sendiri. Desain ini mendukung kit pengembangan Intel® FPGA berikut:
Spesifikasi Desain Perangkat Keras
- Nios® II/f core dengan modul debug JTAG
- Kontroler SDRAM DDR3
- Antarmuka memori flash Common Flash Interface (CFI)
- Kontrol akses media Ethernet Kecepatan Tiga Kali Lipat (MAC)
- JTAG UART
- Timer sistem
- Timer resolusi tinggi
- Penghitung performa
- I/Os paralel LED (PIO)
- PIO tombol tekan
- Periferal ID sistem
- TX/RX SGDMA
- Memori on-chip
Menggunakan Contoh Desain Ini
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.
Unduh file zip yang sesuai untuk kit Anda di bawah ini.
IV Stratix®:
- File zip 4SGX230 Nios® II MMU (14.1) ›
- File zip 4SGX230 Nios® II MMU (14.0) ›
- File zip 4SGX230 Nios® II MMU (13.1) ›
Cyclone® III:
Catatan: rangkaian perangkat Cyclone® III tidak mendukung ACDS versi 14.0 ke atas.
Tautan Terkait
Untuk informasi lebih lanjut, Anda juga dapat merujuk pada tautan di bawah ini: