Contoh desain ini adalah konverter analog-ke-digital presisi tinggi (ADC) hemat biaya yang umum digunakan dalam aplikasi nirkabel dan audio, yang terdiri dari dua blok utama: modulator analog dan filter digital. Modulator analog melebihi sampel dan mengubah sinyal analog menjadi aliran bit. Filter digital kemudian mengubah aliran seri menjadi nomor digital dengan pengoperasian desimal.
Contoh desain ini menunjukkan cara yang efisien dan hemat biaya untuk mengimplementasikan filter desimal digital dengan metode partisi multi-tahap dan menggunakan fitur time-division multiplexed (TDM) dalam DSP Builder Advanced Blockset untuk mencapai performa berkecepatan tinggi dan penggunaan sumber daya rendah.
Gambar 1 menunjukkan diagram blok Sigma-Delta ADC dengan modulator analog yang dimodelkan dengan blok Simulink dan filter desimal digital (diimplementasikan dengan blok DSP Builder).
Unduh file yang digunakan dalam contoh ini:
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Intel® Design Example License Agreement.
Spesifikasi
Tabel 1 mencantumkan spesifikasi yang digunakan untuk merancang filter desimal digital.
Tabel 1. Spesifikasi untuk Filter Desimal Digital
Parameter Filter Desimal Digital |
Nilai |
|---|---|
Jumlah Saluran |
8 |
Faktor Perubahan Laju Desimal |
64 |
Laju Sampel Input |
3,072 Mbps |
Kecepatan Sampel Output (fs) |
48 KHz |
Lebar Data Output |
16 |
Frekuensi Passband |
0,423 fs |
Frekuensi Stopband |
0,5 fs |
Passband Ripple |
0,04 dB |
Kecepatan Clock |
24,576 MHz |
Rangkaian Perangkat |
Cyclone® III |
Tautan Terkait
Untuk informasi lebih lanjut tentang fitur terkait yang digunakan dalam contoh desain ini dalam proyek Anda, kunjungi: