Pengontrol Gangguan Vektored

Disarankan untuk:

  • Perangkat: Cyclone® V

  • Quartus®: Tidak Diketahui

author-image

Oleh

Contoh desain ini menunjukkan cara menggunakan Vectored Interrupt Controller (VIC) dengan prosesor Nios® II dalam desain sistem. VIC memberikan alternatif performa yang lebih tinggi dibandingkan default internal interrupt controller (IIC) prosesor Nios II.

Desain perangkat keras menunjukkan cara menghubungkan VIC dengan prosesor Nios II. Contoh perangkat lunak menunjukkan cara menggunakan Hardware Abstraction Layer (HAL)-enhanced application programming interface (API) untuk mendaftarkan interupsi handler untuk sistem berbasis komponen VIC. VIC dapat di-chain daisy juga jika diperlukan lebih dari satu VIC dalam sistem.

Spesifikasi Desain Perangkat Keras

Desain perangkat keras yang digunakan dalam contoh ini menargetkan Kit Pengembangan SoC V Cyclone®. Periferal utama dalam desain ini meliputi:

  • inti CPU Nios II/f
  • VIC
  • RAM on-chip 16 KB
  • Timer interval
  • Penghitung performa
  • Timer sistem
  • JTAG UART

Menggunakan Contoh Desain Ini

Untuk informasi tentang cara menjalankan contoh desain, lihat Vectored Interrupt Controller Core.

Unduh file yang digunakan dalam contoh ini: vic_collateral_cv.zip.

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.