Peningkatan Sistem Jarak Jauh melalui UART Berbasis Prosesor Nios® II dengan EPCQ

Disarankan untuk:

  • Perangkat: Cyclone® V

  • Quartus®: v16.0

author-image

Oleh

Contoh desain menerapkan fitur konfigurasi jarak jauh dasar dalam sistem berbasis Nios II dengan EPCQ untuk perangkat FPGA V E Cyclone®. Antarmuka UART digunakan untuk menyediakan fungsionalitas konfigurasi jarak jauh. Terminal UART memungkinkan Anda untuk mengunggah desain FPGA baru untuk perangkat keras pengguna dan perangkat lunak pengguna, sekaligus Anda juga dapat memicu konfigurasi ulang dari gambar pabrik ke gambar pengguna melalui terminal UART.

Menggunakan Contoh Desain Ini

Desain ini berjalan pada Kit Pengembangan FPGA V E Cyclone. Untuk menjalankan contoh ini, unduh paket instalasi dari Toko Desain. Ikuti instruksi di Panduan Referensi untuk menjalankan desain.

Spesifikasi Desain

Desainnya berisi komponen berikut:

  • PLL
  • Pembaruan Jarak Jauh
  • Kontroler Flash Serial
  • JTAG UART
  • Prosesor Nios II Gen2
  • Memori On-Chip (RAM atau ROM)
  • PIO (I/O Paralel)
  • Reset Controller
  • Periferal ID Sistem
  • UART (Port Serial RS-232)

Diagram Blok

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.