VHDL: Penghitung Perilaku
Contoh ini menerapkan penghitung perilaku dengan fitur muat, jernih, dan naik/turun. Belum dioptimalkan untuk arsitektur perangkat tertentu, sehingga performa mungkin berbeda. Intel® FPGA merekomendasikan untuk menggunakan fungsi lpm_counter untuk mengimplementasikan penghitung (lihat VHDL: Down Counter). Contoh ini disediakan untuk menunjukkan implementasi counter yang tidak memerlukan LPM.
Untuk informasi lebih lanjut tentang penggunaan contoh ini dalam proyek Anda, kunjungi:
counters.vhd
KONter ENTITAS ADALAH PORT( d: DALAM RENTANG INTEGER 0 HINGGA 255; clk: IN BIT; clear : IN BIT; beban: IN BIT; up_down : IN BIT; td: OUT INTEGER RANGE 0 HINGGA 255); Penghitung END; ARSITEKTUR penghitung DIMULAI -- VARIABEL PROSES up/down counter (clk): RENTANG INTEGER 0 HINGGA 255; Arah VARIABEL: INTEGER; MULAILAH JIKA (up_down = '1') LALU --Menghasilkan arah counter naik/turun := 1; Arah ELSE := -1; AKHIRI JIKA; JIKA (clk'EVENT DAN clk = '1') MAKA JIKA (muat = '1') MAKA --Generate loadable cnt := d; --counter. Keluarkan ELSE --lines ini untuk meningkatkan performa. cnt := cnt + arah; AKHIRI JIKA; --Baris berikut akan menghasilkan sinkron --clear pada counter IF (clear = '0') LALU cnt := 0; AKHIRI JIKA; AKHIRI JIKA; qd <= cnt; --Generate outputs END PROCESS; AKHIRi a;