Contoh ini menguraikan penghitung 8-bit dengan reset dan jumlah asynchronous yang memungkinkan input dalam HDL Verilog. Alat sintesis mendeteksi desain penghitung dalam kode HDL dan infer lpm_counter megafungsi.
Unduh file yang digunakan dalam contoh ini:
Penghitung unduhan dengan File README Asynchronous Reset ›
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.
Tabel 1 mencantumkan port dan memberikan deskripsi untuk masing-masing port.
Tabel 1. Penghitung dengan Daftar Port Reset Asynchronous
Deskripsi | Jenis | Nama Port |
---|---|---|
Clk | Input | Jam |
Reset | Input | Pengaturan ulang asynchronous |
Ena | Input | Hitungan aktif |
hasil[7:0] | Output | Keluaran counter 8-bit |