Contoh ini menguraikan register long shift 64-bit lebar bit tunggal dalam VHDL. Alat sintesis dapat mendeteksi kelompok register shift dan secara otomatis menyimpulkan megafungsi altshift_taps. Implementasi dapat dilakukan dalam sumber daya memori blok perangkat tergantung pada arsitektur perangkat target.
Unduh file yang digunakan dalam contoh ini:
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Intel® Design Example License Agreement.
Tabel 1 mencantumkan port dalam desain register 1x64 shift.
Tabel 1. Daftar Port Shift Register 1x64
Deskripsi | Jenis | Nama Port |
---|---|---|
sr_in | Input | Input shift register |
Mengaktifkan | Input | Shift aktifkan input |
Clk | Input | Input clock |
sr_out | Output | Keluaran shift register |