VHDL: 1x64 Shift Register

author-image

Oleh

Contoh ini menguraikan register long shift 64-bit lebar bit tunggal dalam VHDL. Alat sintesis dapat mendeteksi kelompok register shift dan secara otomatis menyimpulkan megafungsi altshift_taps. Implementasi dapat dilakukan dalam sumber daya memori blok perangkat tergantung pada arsitektur perangkat target.

Gambar 1. 1x64 Shift register diagram tingkat atas.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Intel® Design Example License Agreement.

Tabel 1 mencantumkan port dalam desain register 1x64 shift.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.