VHDL: Multiplier BertandaTangan

author-image

Oleh

Contoh ini menguraikan desain multiplier bertanda tangan 8-bit dalam VHDL. Alat sintesis mendeteksi desain multiplier dalam kode HDL dan infer lpm_mult megafungsi.

Gambar 1. Diagram multiplier tingkat atas yang ditandatangani.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

Tabel 1. Daftar Port Multiplier yang Ditandatangani

Deskripsi Jenis Nama Port
a[7:0], b[7:0] Input Input data 8-bit ke unit pengganda
hasil[15:0] Output Output data 16-bit dari unit pengganda
Lihat semua Tampilkan lebih sedikit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.