VHDL: Multiplier-Akumulator bertandatangan

author-image

Oleh

Contoh ini menguraikan desain akumulator multiplier bertanda tangan 8-bit dengan port I/O terdaftar dan input beban sinkron di VHDL. Alat sintesis dapat mendeteksi desain akumulator multiplier dalam kode HDL dan secara otomatis menyimpulkan megafungsi altmult_accum atau memetakan logika ke blok DSP dalam arsitektur perangkat target.

Gambar 1. Diagram tingkat atas multiply-accumulator yang ditandatangani.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

Tabel 1. Daftar Port Akumulator Multiplier yang Ditandatangani

Deskripsi Jenis Nama Port
a[7:0], b[7:0] Input Input data terdaftar 8-bit
Clk Input Input clock
beban Input Input beban sinkron
accum_out[15:0] Output Keluaran 16-bit
Lihat semua Tampilkan lebih sedikit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.