Sistem Prosesor Keras (HPS) dalam perangkat Intel SoC memiliki antarmuka HPS-to-FPGA AXI* Bridge (h2f) untuk berkomunikasi dengan memori dan periferal di inti FPGA. Contoh ini mengintegrasikan HPS bersama dengan komponen memori pada chip AXI dalam Platform Designer (sebelumnya Qsys), dan menunjukkan cara mensimulasikan desain. Sistem testbench menggunakan Model fungsional bus Master (BFM) Mentor Graphics* untuk memodelkan antarmuka HPS AXI Bridge berkomunikasi dengan logika inti FPGA.
Menggunakan Contoh Desain Ini
Unduh file HPS_h2f_axi_sim.zip dan ekstrak kontennya. Contoh desain ini memerlukan perangkat lunak Intel® Quartus® Prime v13.1 atau yang lebih baru.
File ZIP mencakup direktori IP dan direktori simulasi berikut untuk menjalankan simulasi dan melihat hasilnya:
- Sistem Qsys tingkat atas yang disebut HPS_h2f_axi_sim.qsys
- Berkas memori Slave AXI di direktori ip/
- File simulasi di bawah direktori HPS_h2f_axi_simulation_example/sebagai berikut:
- testbench/mentor/- Berisi berkas pengaturan untuk menjalankan simulasi menggunakan ModelSim*. File skrip utama adalah run_sim.tcl.
- testbench/HPS_h2f_axi_sim_tb/simulasi/ - Berisi testbench dan program pengujian tingkat atas. File testbench tingkat atas HPS_h2f_axi_sim_tb.v dan program pengujian master_test_program.sv.
- testbench/HPS_h2f_axi_sim_tb/simulasi/submodule/ - Sub-direktori berisi file Verilog yang diperlukan untuk mengompilasi desain.
Testbench tingkat atas menginspirasi model simulasi HPS, sumber clock, sumber reset, dan program uji master. Program pengujian mengirimkan perintah dari model HPS BFM menggunakan antarmuka H2f AXI Bridge ke memori Slave AXI. Program pengujian melakukan pengujian yang diarahkan untuk memulai empat penulisan diikuti oleh empat baca diikuti oleh dua ledakan data tulis dan dua semburan data baca. Terakhir, program pengujian memverifikasi bahwa data yang dibaca dari memori Slave AXI cocok dengan data yang ditulis.
Anda dapat menggunakan skrip simulasi yang disertakan untuk menjalankan simulasi dengan simulator Mentor Graphics ModelSim-Intel® FPGA Edition. Untuk menjalankan simulasi, Anda harus memiliki lisensi Mentor Graphics AXI Verification IP Suite yang terinstal, yang disertakan dalam lisensi Intel® Quartus® Prime Standard dan Edisi Pro. Untuk meluncurkan perangkat lunak ModelSim-Intel FPGA Edition, gunakan perintah yang ditunjukkan di bawah ini dengan jalur -mvchome yang menunjuk ke direktori instalasi yang benar:
vsim -mvchome $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/common
Luncurkan perangkat lunak ModelSim-Intel FPGA Edition dari direktori HPS_h2f_axi_simulation_example/testbench/mentor/. Anda kemudian dapat menjalankan simulasi dan melihat bentuk gelombang dengan mengeksekusi skrip run_sim.tcl.
Program pengujian di master_test_program.sv didasarkan pada contoh yang disediakan dalam Suite IP Verifikasi Mentor Graphics AXI (Edisi Intel FPGA) yang dijelaskan lebih rinci dalam bab 6 Panduan Pengguna Mentor VIP Intel FPGA Edition AMBA, AXI3, dan AXI4 (PDF).
Panduan pengguna juga berisi contoh dengan Master dan Slave BFM back-to-back di Bab 12, dan instruksi untuk menjalankan simulasi menggunakan simulator ModelSim-Intel FPGA, Questa, dan VCS.