Contoh Skrip ModelSim* Tcl

author-image

Oleh

Tabel 1 berisi contoh skrip Tcl yang menunjukkan pengaturan untuk pustaka Intel® dengan perangkat lunak Mentor Graphics* ModelSim* SE dan PE. ModelSim*-Alteraedisi ® dan Edisi Web ModelSim-Altera dilengkapi dengan pustaka Intel yang telah dikompilasi sebelumnya. Tabel 1 juga berisi contoh yang menunjukkan simulasi fungsional untuk memori Intel dan simulasi waktu sirkuit phase-locked loop (PLL) di dalam perangkat Intel. Untuk informasi lebih lanjut tentang Tcl dan ModelSim, lihat bagian Mentor Graphics ModelSim dan Dukungan QuestaSim (PDF) dari Buku Panduan Quartus® II (PDF).

Tabel 1. Contoh Skrip ModelSim Tcl

Skrip Tcl

Deskripsi

Skrip Pengaturan Pustaka (Verilog HDL)

Skrip Pengaturan Pustaka (VHDL)

Skrip ini menunjukkan cara mengatur pustaka Intel untuk simulator ModelSim SE atau PE menggunakan file pustaka simulasi perilaku yang tersedia di perangkat lunak Quartus II. Skrip ini tidak dimaksudkan untuk digunakan dengan perangkat lunak ModelSim-Altera.

Simulasi Perilaku Memori Intel

Skrip ini menunjukkan cara melakukan simulasi menggunakan file memori Intel, termasuk File Inisialisasi RAM (.rif) dan File Hexadecimal (format Intel) (.hex)

Simulasi Pengaturan Waktu Pasca-Fit PLL

Skrip ini menunjukkan cara melakukan simulasi waktu PLL menggunakan opsi +transport_int_delays dan +transport_path_delays.
Lihat semua Tampilkan lebih sedikit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.