Contoh-contoh ini menunjukkan berbagai teknik untuk membatasi sirkuit dan melaporkan hasil analisis waktu di Timing Analyzer.
Batasan
Contoh desain ini menunjukkan cara membatasi berbagai jenis sirkuit untuk Penganalisis Waktu.
Contoh ini menunjukkan file SDC paling sederhana yang dapat Anda gunakan yang membatasi semua clock, jalur input, dan jalur output dalam desain.
Contoh ini menunjukkan cara membuat pengecualian multicycle dengan perintah SDC. Ini termasuk sirkuit sederhana dengan pengecualian multicycle 2.
Membatasi Clock yang Dihasilkan
Anda harus membatasi clock yang dihasilkan dalam desain Anda. Contoh ini menunjukkan cara membatasi pembagian dengan 2 clock dan clock yang dihasilkan phase-locked loop (PLL).
Contoh ini menunjukkan cara membatasi clock multiplexed dalam desain Anda.
Keluaran Selaras Pusat Sinkron Sumber
Contoh ini menunjukkan cara membatasi bus keluaran sinkronis sumber yang diselaraskan pusat.
Contoh ini menunjukkan cara membatasi bus keluaran sinkron sumber yang diselaraskan edge.
Input Yang Diselaraskan Pusat Sinkron Sumber
Contoh ini menunjukkan cara membatasi bus masukan sinkron yang diselaraskan pusat sumber.
Sumber Input Selaras Edge Sinkron
Contoh ini menunjukkan cara membatasi bus input sinkron sumber yang diselaraskan edge.
Contoh ini menunjukkan cara menerapkan pengecualian multicycle dari register yang memberi makan clock aktifkan pin register.
Prosedur kustom ini mendapatkan daftar semua clock yang mengendarai pin di netlist waktu. Gunakan untuk membuat clock secara dinamis ketika jam lain dalam desain tidak diketahui.
Sederhanakan Penggunaan Kembali Desain dengan Batasan SDC Dinamis
Teknik untuk membuat batasan waktu untuk blok HDL yang dapat digunakan kembali ketika instantiasi dan penggunaannya tidak diketahui oleh desainer.
Pelaporan
Contoh-contoh ini menunjukkan cara melakukan berbagai jenis pelaporan yang disesuaikan.
Contoh ini menunjukkan cara menggunakan File Skrip Tcl untuk menyesuaikan laporan selama kompilasi untuk menghasilkan laporan kustom di Laporan Kompilasi perangkat lunak Quartus® II.
Melaporkan Beberapa Kondisi Pengoperasian
Contoh ini menunjukkan cara melakukan analisis multikorner pada desain Anda dengan skrip Tcl.
Daftar Pelaporan untuk Mendaftarkan Jalur
Contoh ini menunjukkan cara membuat laporan jalur register-to-register.
Pelaporan Penundaan Poin ke Titik
Contoh ini menunjukkan cara melaporkan penundaan untuk jalur titik ke titik apa pun.
Melaporkan Jalur Yang Tidak Dibatasi
Contoh ini menunjukkan cara menghasilkan laporan jalur yang tidak dibatasi.
Contoh ini menunjukkan cara membuat laporan penundaan waktu bersih.
Analisis Clock Gagal Pelaporan
Contoh ini menunjukkan cara melaporkan hanya analisis clock yang gagal untuk semua kondisi operasi.
Nama Skrip dan Entitas dan Instans
Contoh ini menunjukkan cara menangani nama entitas dalam skrip kustom yang menggunakan get_registers, get_pins, dan get_cells.
Contoh ini menunjukkan cara membuat laporan kustom yang menampilkan jumlah tingkat logika untuk set jalur.