Adi Paralel Port SDRAM Controller Referensi

Direkomendasikan untuk:

  • Perangkat: Siklon® I

  • Quartus®: v4.1

author-image

Oleh

Ikhtisar

Desain referensi pengontrol SDRAM port paralel ADI menghubungkan SDRAM ke port paralel analog Devices Incorporated (ADI) ADSP-2126x SHARC® prosesor sinyal digital dan diimplementasikan dalam Intel® FPGA dan CD. Intel® FPGA memasok desain referensi sebagai kode sumber Verilog HDL. Desain referensi termasuk testbench yang memungkinkan Anda untuk menguji kode sumber HDL Verilog. Tujuan dari desain referensi ini adalah untuk menunjukkan bahwa perangkat Intel menyediakan antarmuka SDRAM berbiaya rendah untuk ADI SHARC® prosesor sinyal digital.

Fitur

  • Berjalan pada ADDS-21261 Cyclone® kit evaluasi FPGA
  • Membutuhkan 250 hingga 300 elemen logika, tidak ada RAM, dan 49 pin
  • Pengontrol SDRAM mendukung mode 8-bit dari port paralel ADSP-2126x
  • Jam inti pemrosesan sinyal digital (DSP) CCLK memiliki frekuensi maksimum 200 MHz
  • Pengontrol memori mendukung operasi pada 66 Mbps

Gambar 1. Adi Parallel Port SDRAM Controller desain referensi.

Intel, Analog Devices Inc., dan Danville Signal telah membuat kit evaluasi perangkat keras yang disebut ADDS-21261 Cyclone yang menyediakan desainer dengan kemampuan untuk mengevaluasi kombinasi DSP + FPGA untuk berbagai aplikasi seperti peralatan audio profesional, radar dan sistem navigasi, radio berbasis perangkat lunak, peralatan uji dan pengukuran industri, instrumentasi medis, konferensi video, pengenalan suara, dan pembatalan kebisingan.

ADDS-21261 Cyclone menggunakan Analog Devices ADSP-21261 SHARC® Processor dalam kombinasi dengan EP1C3. Juga termasuk dalam kit evaluasi adalah Quartus® II Web Edition Design Software, versi evaluasi perangkat analog VisualDSP ++, dan contoh desain.

Aplication Note 334 - ADI Parallel Port SDRAM Controller Application

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.