Ikhtisar
FPGA desain rentan terhadap pencurian desain karena konfigurasi bitstream dapat ditangkap dan disalin dengan mudah. FPGAs lebih rentan terhadap klona seluruh desain alih-alih pencurian kekayaan intelektual (IP), karena mengekstrak IP dari bitstream hampir mustahil. Untuk melindungi konfigurasi bitstream, beberapa FPGAs kini mampu mengenkripsi bitstream. Namun, ada biaya tinggi untuk mengenkripsi bitstream konfigurasi karena langkah tambahan pemrograman kunci enkripsi di FPGA selama produksi. Untuk aplikasi volume tinggi, menggunakan chip pendamping keamanan jauh lebih hemat biaya.
Desain referensi ini memberikan solusi untuk membantu melindungi FPGA desain agar tidak dikloning. Menggunakan pendekatan keamanan desain "identifikasi, teman, atau musuh", solusi ini menonaktifkan desain dalam FPGA hingga komputasi algoritma hash cocok di FPGA dan perangkat memori yang aman, sehingga desain tetap aman meskipun bitstream data konfigurasi tertangkap.
Fitur
- Inti enkripsi Algoritma Hash (SHA-1)