Pusat Dukungan Konfigurasi Perangkat

Pusat Dukungan Konfigurasi Perangkat menyediakan dokumentasi dan pelatihan untuk memilih desain, dan menerapkan fitur konfigurasi.

Pusat Dukungan Konfigurasi Perangkat menyediakan sumber daya untuk perangkat Agilex™ 7, Agilex™ 5, Agilex™ 3, Stratix® 10, Arria® 10, dan Cyclone® 10.

Anda akan menemukan informasi tentang cara memilih, merancang, dan menerapkan skema dan fitur konfigurasi. Ada juga panduan tentang cara memunculkan sistem Anda dan men-debug tautan konfigurasi. Halaman ini disusun ke dalam kategori yang selaras dengan alur desain sistem konfigurasi dari awal hingga akhir.

Dapatkan dukungan tambahan untuk Arsitektur Sistem Agilex™ 7, Arsitektur Sistem Agilex™ 5 , dan Arsitektur Sistem Agilex™ 3, perjalanan terpandu langkah demi langkah untuk alur pengembangan standar yang menampilkan sumber daya dan dokumentasi penting utama.

Untuk perangkat lain, cari Koleksi Dukungan Perangkat dan Produk.

1. Detail Konfigurasi Khusus Perangkat

Tabel 1 - Ikhtisar Skema dan Fitur Konfigurasi

Fitur Konfigurasi Skema Konfigurasi Rangkaian Perangkat

Skema

Lebar Data

Kecepatan Clock Maks

Kecepatan Data Maks

Keamanan Desain

Konfigurasi Ulang Sebagian (2)

Pembaruan Sistem Jarak Jauh

Gangguan Acara Tunggal

Konfigurasi melalui Protokol
Tangkas™ 7 Avalon® Streaming

32 bit

 125 MHz 4000 Mbps √ √ Inti IP Parallel Flash Loader II √ N/A
16 bit 125 MHz

2000 Mbps

 √ √
8 bit 125 MHz 1000 Mbps √ √
Serial Aktif (AS) 4 bit 166(1) MHz

664 Mbps

 √ √ √ √ √
JTAG 1 sedikit 30 MHz 30 Mbps √ √ N/A √ N/A
Tangkas™ 5 Avalon® Streaming 16 bit 125 MHz

2000 Mbps

 √ √ Inti IP Parallel Flash Loader II √ N/A
8 bit 125 MHz 1000 Mbps √ √
Serial Aktif (AS) 4 bit 166(1) MHz 664 Mbps √ √ √ √ √
JTAG 1 sedikit 30 MHz 30 Mbps √ √ N/A √ N/A
Tangkas™ 3 Avalon® Streaming 16 bit 125 MHz 2000 Mbps √ √ Inti IP Parallel Flash Loader II √ N/A
8 bit 125 MHz 1000 Mbps √ √
Serial Aktif (AS) 4 bit 166(1) MHz 664 Mbps √ √ √ √ √
JTAG 1 sedikit 30 MHz 30 Mbps √ √ N/A √ N/A

Stratix® 10

Avalon®-ST

32 bit

125 MHz

4000 Mbps

√

√

Inti IP Parallel Flash Loader II

√

N/A

16 bit

125 MHz

2000 Mbps

√

√

8 bit

125 MHz

1000 Mbps

√

√

Serial Aktif (AS)

4 bit

125(1) MHz

500 Mbps

√

√

√

√

√

JTAG

1 sedikit

30 MHz

30 Mbps

√

√

N/A

√

N/A

Arria® 10

Konfigurasi melalui HPS

32 bit

100 MHz

3200 Mbps

√

√

melalui HPS

√

N/A

16 bit

100 MHz

1600 Mbps

√

Paralel Pasif Cepat (FPP)

32 bit

100 MHz

3200 Mbps

√

√

Inti IP Flash Loader Paralel

√

N/A

16 bit

100 MHz

1600 Mbps

√

8 bit

100 MHz

800 Mbps

√

Serial Aktif (AS)

4 bit

100 MHz

400 Mbps

√

√(3)

√

√

√

1 sedikit

100 MHz

100 Mbps

√

Serial Pasif (PS)

1 sedikit

100 MHz

100 Mbps

√

√(3)

Inti IP Flash Loader Paralel

√

N/A

JTAG

1 sedikit

33 MHz

33 Mbps

√(3)

N/A

√

N/A

Cyclone® 10 GX

Paralel Pasif Cepat (FPP)

32 bit

100 MHz

3200 Mbps

√

√

Inti IP Flash Loader Paralel

√

N/A

16 bit

100 MHz

1600 Mbps

√

8 bit

100 MHz

800 Mbps

√

Serial Aktif (AS)

4 sedikit

100 MHz

400 Mbps

√

√(3)

√

√

√

1 bit

100 MHz

100 Mbps

√

Serial Pasif (PS)

1 sedikit

100 MHz

100 Mbps

√

√(3)

Inti IP Flash Loader Paralel

√

N/A

JTAG

1 sedikit

33 MHz

33 Mbps

N/A

√(3)

N/A

√

N/A

Cyclone® 10 LP

Paralel Pasif Cepat (FPP)

8 bit

66(4)/100(6) MHz

528(4)/800(6) Mbps

N/A

N/A

Inti IP Flash Loader Paralel

√

N/A

Serial Pasif (PS)

1 sedikit

66(4)/133(5) MHz

66(4)/133(5) Mbps

N/A

N/A

Inti IP Flash Loader Paralel

√

N/A

Serial Aktif (AS)

1 sedikit

40 MHz

40 Mbps

N/A

N/A

√

√

N/A

JTAG

1 sedikit

25 MHz

25 Mbps

N/A

N/A

N/A

√

N/A
Catatan:
  1. Kecepatan clock maksimum saat menggunakan OSC_CLK_1 sebagai sumber clock konfigurasi. Kecepatan clock maksimum berkurang jika Anda menggunakan osilator internal sebagai sumber clock konfigurasi, selama operasi SmartVID, atau saat perangkat dalam mode pengguna.
  2. Anda dapat melakukan konfigurasi ulang parsial setelah perangkat dikonfigurasi sepenuhnya. Untuk informasi selengkapnya, lihat Panduan Pengguna Konfigurasi Ulang Sebagian.
  3. Konfigurasi parsial hanya dapat dilakukan ketika dikonfigurasi sebagai host internal.
  4. Tegangan suplai untuk logika internal, VCCINT = 1,0 V.
  5. Tegangan suplai untuk logika internal, VCCINT = 1,2 V.
  6. Tegangan suplai untuk logika internal, VCCINT = 1,2 V. Cyclone perangkat tegangan inti 10 LP 1,2 V mendukung 133 MHz DCLK fMAX hanya untuk 10CL006, 10CL010, 10CL016, 10CL025, dan 10CL040.
Lihat semua Tampilkan lebih sedikit

2. Skema Konfigurasi dan IP

Panduan Pengguna Konfigurasi

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix 10® Perangkat

Konfigurasi melalui HPS

Mengkonfigurasi bagian FPGA perangkat SoC dengan memanfaatkan Sistem Prosesor Keras (HPS)

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Paralel Pasif Cepat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

Serial Aktif

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

Serial Pasif

Perangkat Arria® 10 GX

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

JTAG

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

3. Fitur Konfigurasi Lanjutan

Keamanan Perangkat

Rangkaian dan Perangkat Stratix® Agilex™ 10

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Sumber Daya Tambahan:

AN 556: Menggunakan Fitur Keamanan Desain di FPGAs

Konfigurasi Ulang Parsial

Perangkat Rangkaian Agilex™

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Sumber Daya Tambahan:

Peningkatan Sistem Jarak Jauh

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

Mitigasi Single Event Upset (SEU)

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Sumber Daya Tambahan:

Konfigurasi melalui Protokol (CvP)

Konfigurasi melalui Halaman Dukungan Protokol

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

IP Akses Flash

Perangkat Agilex™ 7

Perangkat Agilex™ 5 dan Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Chip ID IP

Perangkat Agilex™ 7

Perangkat Agilex™ 5 dan Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

4. Alur Desain Perangkat Lunak Quartus® Prime

Tabel 2 - Pengaturan Konfigurasi Perangkat dan Alur Pembuatan File Pemrograman

Deskripsi Topik
Pengaturan Umum
  • Halaman umum kotak dialog Opsi Perangkat dan Pin di Perangkat Lunak Quartus Prime.
  • Tentukan opsi perangkat. Opsi ini independen pada skema konfigurasi.
Pengaturan Konfigurasi
  • Halaman konfigurasi kotak dialog Opsi Perangkat dan Pin di Perangkat Lunak Quartus Prime.
  • Tentukan skema Konfigurasi Perangkat, pengaturan Perangkat Konfigurasi, dan pengaturan Pin Konfigurasi.
Pengaturan File Pemrograman
  • Halaman File Pemrograman dari kotak dialog Opsi Perangkat dan Pin di Perangkat Lunak Quartus Prime.
  • Pilih format file pemrograman yang akan dihasilkan. Memilih file pemrograman di halaman ini adalah opsional, pengguna disarankan untuk menggunakan Convert Programming File atau Programming File Generator untuk mengkonversi / menghasilkan jenis file pemrograman untuk digunakan skema konfigurasi yang dipilih.
Lainnya Pengaturan Fitur Lanjutan Opsional
  • Deteksi Kesalahan CRC, Pengaturan CvP, dan halaman Konfigurasi Ulang Sebagian dari kotak dialog Opsi Perangkat dan Pin di Perangkat Lunak Quartus Prime.
  • Halaman CRC Deteksi Kesalahan - Tentukan apakah deteksi kesalahan digunakan dan tingkat pemeriksaannya.
  • Halaman Pengaturan CvP - Tentukan jenis pengaturan CvP.
  • Halaman Konfigurasi Ulang Sebagian - Tentukan pengaturan Konfigurasi Ulang Sebagian.
Hasilkan File Konfigurasi dan Pemrograman
  • Setelah kompilasi desain selesai, Convert Programming Files atau Programming File Generator adalah alat di Quartus Prime Software untuk mengkonversi / menghasilkan jenis file pemrograman untuk skema konfigurasi atau fitur konfigurasi yang dipilih.
Lihat semua Tampilkan lebih sedikit

Di mana saya dapat menemukan informasi tentang pengaturan konfigurasi perangkat dan pembuatan file konfigurasi &; pemrograman?

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

5. Desain Board

Di Mana Saya Dapat Menemukan Informasi tentang Panduan Desain Konfigurasi Perangkat?

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Di mana saya dapat menemukan informasi tentang Panduan Koneksi untuk Pin Konfigurasi?

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

Di Mana Saya Dapat Menemukan Informasi tentang Spesifikasi Konfigurasi?

Spesifikasi konfigurasi dalam lembar data perangkat menentukan spesifikasi berikut:

  • Spesifikasi waktu untuk pin kontrol konfigurasi
  • Spesifikasi waktu/Performa untuk setiap skema konfigurasi yang didukung
  • Ukuran aliran bit konfigurasi

Perangkat Agilex™ 7

Perangkat Agilex™ 5

Perangkat Agilex™ 3

Stratix® 10 Perangkat

Arria® 10 Perangkat

Perangkat Cyclone® 10 GX

Cyclone® 10 Perangkat LP

6. Debug

Alat debugger konfigurasi membantu Anda men-debug masalah pemrograman dan konfigurasi. Alat ini didukung di Quartus® Prime Pro Edition Programmer versi 21.3 dan seterusnya.

AN 955: Alat Debugger Konfigurasi Programmer

Pemecah Masalah Konfigurasi FPGA

Alat Debugging Agilex™ 7 dan Stratix® 10 FPGA System Console Menggunakan JTAG

Stratix® 10 FPGA SDM Debug Toolkit membantu Anda men-debug masalah konfigurasi.

  • Ini tersedia dalam perangkat lunak Quartus Prime Pro Edition v18.1 dan seterusnya.

Mencari alat untuk men-debug kegagalan konfigurasi/keamanan desain/deteksi kesalahan, cyclic redundancy check (CRC) pada perangkat Arria® 10?

  • Untuk mendapatkan alat diagnostik konfigurasi ini, hubungi perwakilan penjualan Altera Anda.

Anda dapat menggunakan pemecah masalah ini, analisis pohon kesalahan, atau panduan pemecahan masalah untuk mengidentifikasi kemungkinan penyebab kegagalan konfigurasi.

Solusi Basis Pengetahuan

Buka Basis Pengetahuan, masukkan kata kunci masalah yang Anda hadapi untuk menemukan solusinya.

Perangkat Memori Flash yang Didukung (Perangkat Konfigurasi)

Tabel 3 - FPGA Perangkat Konfigurasi

Kapasitas Perangkat KonfigurasiTegangan PaketFPGA Kompatibilitas Rangkaian Produk
EPCQ-A† 4 Mb - 32 Mb SOIC 8-pin 3,3 V Kompatibel dengan Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP dan keluarga FPGA sebelumnya.
EPCQ-A† 64 Mb - 128 Mb SOIC 16-pin 3,3 V Kompatibel dengan Stratix® V, Arria® V, Cyclone® V, Cyclone® 10 LP dan keluarga FPGA sebelumnya.
Catatan: Rangkaian EPCQ-A † didukung mulai Perangkat Lunak Quartus® Prime Standard Edition v17.1 dan seterusnya. Untuk dukungan rangkaian produk bagi rangkaian lama yang tidak disertakan dalam versi 17.1, ajukan Permintaan Layanan. Lihat juga Perangkat Konfigurasi.
Lihat semua Tampilkan lebih sedikit

Tabel 4 - Perangkat Konfigurasi Pihak Ketiga yang Didukung

FPGA Nomor Komponen Vendor Byte menangani Pengaturan Jam Dummy Flash Quad-Enabled Permanen? Kategori Dukungan
Awalan Akhiran ASx1 ASx4
Tangkas™ 7(26) Mikron MT25QU128 ABA8E12-0AAT 3-byte(1) N/A Catatan(14) Tidak(6) Altera Diuji dan Didukung
MT25QU256 ABA8E12-0AAT
MT25QU512 ABB8E12-0AAT
MT25QU01G BBB8E12-0AAT
MT25QU02G CBB8E12-0AAT
Macronix(10) MX25U12835F XDI-10G 3-byte(1) N/A Catatan(14) Tidak(6) Altera Diuji dan Didukung
MX25U25643G XDI00 Dikenal untuk Bekerja(13)
MX25U25645G XDI00 Altera Diuji dan Didukung
MX25U51245G XDI00
MX66U1G45G XDI00
MX66U2G45G XRI00
ISSI IS25WP256E -RHLE 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
IS25WP512M -RHLE
IS25WP01G -RHLE(22)
Perangkat giga GD25LB512ME BFRY(23) 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
GD25LT512ME BIRY(23)
GD55LB01GE BIRY(23)
GD55LT01GE BFRY(23)
GD55LB02GE BIR(23)
Winbond W25Q512NW FIA(23) 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
W25Q02NW TBIA Dikenal untuk Bekerja(11)
W25Q01NW TBIA
Agilex™ 5 dan Agilex™ 3

Mendukung pengontrol flash QSPI generik yang mampu mendukung perangkat flash Quad SPI apa pun yang memenuhi kedua kriteria berikut.

  • Mendukung standar Serial Flash Discoverable Parameter (SFDP)
  • Mendukung reset pin khusus

Altera menyarankan Anda menggunakan perangkat flash QSPI dari Micron*, Macronix* dan ISSI*. Perangkat quad SPI yang memenuhi kedua kriteria di atas didukung oleh Quartus Programming File Generator Tools dan Quartus Programmer versi 24.1 Pro Edition atau versi yang lebih baru. Untuk informasi selengkapnya, lihat Panduan Pengguna Konfigurasi Perangkat: Agilex™ 5 FPGAs dan SoC.
Stratix® 10 Mikron MT25QU128 ABA8ESF-0SIT 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(11)
MT25QU256 ABA8E12-1SIT
MT25QU512 ABB8ESF-0SIT
MT25QU01G BBB8ESF-0SIT AlteraTeruji dan Didukung
MT25QU02G CBB8E12-0SIT Dikenal untuk Bekerja(11)
Macronix(10) MX25U12835F MI-100 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(11)
MX25U25643G XDI00 Dikenal untuk Bekerja(13)
MX25U25645G XDI00
MX25U51245G XDI00
MX66U51235F XDI-10G Dikenal untuk Bekerja(11)
MX66U1G45G XDI00
MX66U2G45G XRI00 Altera Diuji dan Didukung
ISSI IS25WP256E -RHLE 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
IS25WP512M -RHLE
IS25WP01G -RILE(22)
Perangkat giga GD25LB512ME BFRY(23) 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
GD25LT512ME BIRY(23)
GD55LB01GE BIRY(23)
GD55LT01GE BFRY(23)
GD55LB02GE BIR(23)
Winbond W25Q512NW FIA(23) 3-byte(1) N/A Catatan(14) Tidak(6) Dikenal untuk Bekerja(13)
W25Q02NW TBIA Dikenal untuk Bekerja(11)
W25Q01NW TBIA

Arria® 10

Cyclone® 10 GX

 Mikron MT25QU256 ABA8E12-1SIT 4-byte(4) 10(4) 10(4) Tidak(6) Dikenal untuk Bekerja(11)
MT25QU512 ABB8ESF-0SIT Dikenal untuk Bekerja(13)
MT25QU512 ABB8E12-0SIT Dikenal untuk Bekerja(12)
MT25QL512 ABA8ESF-0SIT
MT25QL512 ABB8ESF-0SIT
MT25QU01G BBB8ESF-0SIT Dikenal untuk Bekerja(13)
MT25QU01G BBB8E12-0SIT Dikenal untuk Bekerja(12)
MT25QU01G BBA8E12-0SIT
MT25QU02G CBB8E12-0SIT Dikenal untuk Bekerja(13)
Macronix MX25U256 45GXDI54(3) 4-byte(5) 10(5) 10(5) Iya(6) Dikenal untuk Bekerja(11)
MX25U512 45GXDI54(3)
MX25U512 45GMI00(18) 3-byte(1) 8(1) 6(1) Tidak(6) Dikenal untuk Bekerja(12)
MX66L512 35FMI-10G (19)
MX66U1G 45GXDI54(3) 4-byte(5) 10(5) 10(5) Iya(6) Dikenal untuk Bekerja(11)
MX66L1G 45GMI-10G (20) 3-byte(1) 8(1) 6(1) Tidak(6) Dikenal untuk Bekerja(12)
MX66U2G 45GXRI54(3) 4-byte(5) 10(5) 10(5) Iya(6) Dikenal untuk Bekerja(11)
Cypress/Infineon S25FS512 SDSBHV210 3-byte(1)(2) 8(1) 6(1) Tidak(6) Dikenal untuk Bekerja(12)
S25FL512(25) AGMFI011
S70FL01G(25) SAGMFI011

Stratix® V

Arria® V

Arria® V SoC

Cyclone® V

Cyclone® V SoC

 Mikron MT25QL128 ABA8ESF-0SIT 3-byte(1) 12(4) 12(4) Tidak(6) Dikenal untuk Bekerja(13)
MT25QU128 ABA8ESF-0SIT 3-byte(1) 10(1) 10(1) Tidak(6) Dikenal untuk Bekerja(12)
MT25QU256 ABA8ESF-0SIT
MT25QL256 ABA8ESF-0SIT 4-byte(4) 4(4) 10(4) Tidak(6) Dikenal untuk Bekerja(13)
MT25QL512 ABB8ESF-0SIT
MT25QL512 ABA8ESF-0SIT 3-byte(1) 10(1) 10(1) Tidak(6) Dikenal untuk Bekerja(12)
MT25QL01G BBB8ESF-0SIT 4-byte(4) 4(4) 10(4) Tidak(6) Dikenal untuk Bekerja(13)
MT25QL02G CBB8E12-0SIT Dikenal untuk Bekerja(11)
Macronix MX25L128 33FMI-10G (15) 3-byte(1)(2) 8(1) 6(1) Tidak(6) Dikenal untuk Bekerja(13)
MX25L256 45GMI-08G (16)
MX25L256 35FMI-10G (16) Dikenal untuk Bekerja(12)
MX25L512 45GMI-08G (15) Dikenal untuk Bekerja(13)
MX66L512 35FMI-10G (15) Dikenal untuk Bekerja(12)
MX25U512 45GMI00(16)
MX25U512 45GXDI00(16)
MX66L1G 45GMI-10G (16)
MX66U2G 45GXR100(15)
Cypress/Infineon S25FL128(25) SAGMFI000 3-byte(1)(2) 8(1) 6(1) Tidak(6) Dikenal untuk Bekerja(13)
S25FL256(25) SAGMFI000
S25FL512(25) SAGMFI010
S25FL512(25) SAGMFIG11 Dikenal untuk Bekerja(12)
S70FL01G(25) SAGMFI011(17)
Perangkat giga GD25Q127 CFIG(15) 3-byte(1)(2) 8(1) 4(1) Tidak(6) Dikenal untuk Bekerja(12)
GD25Q256 DFIG(15)
Cyclone® 10 LP Mikron MT25QL128 ABA8ESF-0SIT 3-byte(1)(2) 8(1) N/A Tidak(6) Dikenal untuk Bekerja(11)
MT25QL256 ABA8ESF-0SIT
MT25QL512 ABB8ESF-0SIT
MT25QL01G BBB8ESF-0SIT
MT25QL02G CBB8E12-0SIT
Macronix MX25L128 33FMI-10G 3-byte(1)(2) 8(1) N/A Tidak(6) Dikenal untuk Bekerja(11)
MX25L256 45GMI-08G
MX25L512 45GMI-08G
Cypress/Infineon S25FL128(25) SAGMFI000 3-byte(1)(2) 8(1) N/A Tidak(6) Dikenal untuk Bekerja(11)
S25FL256(25) SAGMFI000
S25FL512(25) SAGMFI0I0

Catatan:

  1. Menggunakan pengaturan default perangkat konfigurasi.
  2. Saat melakukan peningkatan sistem jarak jauh, alamat awal gambar harus diatur dalam 128 Mb pertama.
  3. Perangkat Arria® 10 dan Cyclone® 10 GX hanya mendukung perangkat konfigurasi Macronix dengan nomor komponen MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54, MX66U2G45GXRI54.
  4. Quartus Programmer mengatur register konfigurasi non-volatile selama operasi pemrograman. Pengguna perlu mengatur register secara manual jika menggunakan programmer pihak ketiga.
  5. Perangkat konfigurasi permanen untuk nilai ini, pengguna tidak memiliki opsi untuk mengubah pengaturan ini.
  6. Quartus Programmer mengeluarkan perintah untuk mengaktifkan mode quad
  7. Perangkat konfigurasi ini tidak didukung oleh ASMI Parallel I FPGA IP core lama dan ASMI Parallel II FPGA IP core. Untuk desain baru, silakan merujuk ke Generic Serial Flash Interface FPGA IP core.
  8. AS x 1 - Konfigurasi seri aktif mendukung lebar data 1 bit
  9. AS x 4 - Skema konfigurasi serial aktif mendukung lebar data 4 bit
  10. Perangkat Agilex™ 7 dan Stratix® 10 tidak mendukung perangkat konfigurasi Macronix dengan nomor komponen MX25U25645GXDI54, MX25U51245GXDI54, MX66U1G45GXDI54, dan MX66U2G45GXRI54.
  11. Diuji dengan konfigurasi FPGA.
  12. Diuji dengan HPS.
  13. Diuji dengan konfigurasi FPGA dan HPS.
  14. FPGA ROM boot melakukan operasi READ normal untuk memuat firmware yang merupakan bagian awal dari aliran bit, setelah firmware dimuat, ia membaca tabel Serial Flash Discovery Parameter (SFDP) yang ditentukan oleh vendor flash untuk menentukan jumlah siklus clock dummy untuk melakukan operasi Quad I/O FAST READ untuk memuat sisa aliran bit.
  15. Pembaruan U-Boot diperlukan. U-Boot digunakan untuk flashing.
  16. Pembaruan U-Boot diperlukan.
  17. Dua pilihan chip. HPS Flash Programmer dan BootROM hanya menggunakan CS0.
  18. Diperlukan modifikasi U-Boot
  19. Diprogram dengan U-Boot
  20. Diprogram dengan U-Boot yang dimodifikasi
  21. S70FS01G tidak kompatibel dengan perangkat Arria® 10 dan Cyclone® 10 GX.
  22. Anda perlu menentukan Perangkat Konfigurasi Memori Flash Baru berdasarkan templat alur pemrograman: ID Perangkat=0x9d 0x70 0x1b, Densitas perangkat=1024Mb, Total die perangkat=1, Template alur pemrograman=Macronix. Lihat menambahkan perangkat flash kustom di Panduan Pengguna Generic Flash Programmer: Quartus Prime Pro Edition.
  23. Anda perlu menentukan Perangkat Konfigurasi Memori Flash Baru berdasarkan templat alur pemrograman: ID Perangkat=0x00 0x00 0x00, Densitas perangkat=512Mb/1024Mb/2048Mb, Total die perangkat=1, Template alur pemrograman=Macronix. Lihat menambahkan perangkat flash kustom di Panduan Pengguna Generic Flash Programmer: Quartus Prime Pro Edition.
  24. Anda perlu menentukan Perangkat Konfigurasi Memori Flash Baru berdasarkan templat alur pemrograman: Perlu menambahkan bagian ke Programmer: ID Perangkat=0x9d 0x70 0x1b, Kepadatan perangkat=1024Mb, Total die perangkat=1, Template alur pemrograman=Issi. Lihat menambahkan perangkat flash kustom di Panduan Pengguna Generic Flash Programmer: Quartus Prime Pro Edition.
  25. Perangkat lunak Quartus Prime tidak mendukung spesifikasi flash 'CS# beralih tanpa CLK dan Data dianggap tidak valid,' yang memengaruhi perangkat konfigurasi tertentu dalam rangkaian S25FL-S dan S70FL01GS.
  26. Pada perangkat Agilex™ 7 F &; I-Series, ketika SDM menjalankan firmware ROM boot, dibutuhkan sekitar 800ns untuk mengatur ulang memori flash menggunakan pin reset AS_nRST sebelum membaca dari memori flash. Ini mungkin melanggar spesifikasi waktu reset dari vendor memori flash QSPI Macronix, Winbond dan ISSI. Karena ini, SDM mungkin gagal membaca memori flash dan mungkin terhenti pada fase ROM boot. Untuk mengatasi masalah ini, beralih nCONFIG untuk memulihkan dari masalah ini dan mengkonfigurasi ulang perangkat.

Tabel 3 menunjukkan kriteria perangkat konfigurasi pihak ketiga yang didukung oleh Quartus Convert Programming File Tools/Programming File Generator dan Quartus Programmer versi 21.3 Pro Edition dan 20.1 Standard Edition dan seterusnya.

Altera diuji dan didukung: Perangkat ini menerima pengujian regresi dengan alat FPGA dan penggunaannya didukung penuh oleh Altera FPGA Dukungan Teknis.

Dikenal untuk bekerja: Perangkat ini didukung oleh Quartus Convert Programming File Tools atau Programming File Generator Tools dan Quartus Programmer versi 21.3 Pro Edition atau 20.1 Standard Edition atau versi yang lebih baru. Untuk perangkat yang tidak secara eksplisit tercantum dalam daftar Perangkat Konfigurasi di Alat Pembuat File Pemrograman, Anda dapat menentukan perangkat kustom menggunakan opsi menu yang tersedia.
Lihat semua Tampilkan lebih sedikit

Tabel 5 - Kursus dan Video Pelatihan

FPGA Katalog Pelatihan Teknis

Judul Video

Deskripsi
Pengantar Mengonfigurasi FPGAs Pelajari skema konfigurasi, solusi, fitur, dan alat yang tersedia untuk mengonfigurasi perangkat konfigurasi FPGAs dan pemrograman.

Skema Konfigurasi untuk FPGAs

Pelajari perbedaan antara semua skema konfigurasi yang dapat digunakan untuk mengonfigurasi FPGAs.

Konfigurasi untuk Stratix® 10 Perangkat

Pelajari fitur konfigurasi unik yang tersedia di perangkat Stratix® 10.

Peningkatan Sistem Jarak Jauh di MAX® 10 Perangkat

Pelajari cara menyiapkan dan menjalankan RSU di perangkat MAX® 10.

Membuat Bootloader Tahap Kedua untuk SoC FPGA

Pelajari alur dan alat yang tersedia untuk menyesuaikan dan menghasilkan perangkat lunak boot tahap kedua dengan cepat.

Boot Aman dengan FPGAs SoC Arria® 10

Pelajari cara menghasilkan dan memprogram Arria® 10 SoC FPGAs dengan dan gambar boot tahap kedua yang dienkripsi dan / atau ditandatangani.

Memitigasi Single Event Upset di Perangkat Arria® 10 dan Cyclone® 10 GX

Pelajari fitur rangkaian perangkat Arria® 10 dan Cyclone® 10 GX yang dapat digunakan dalam merancang solusi mitigasi SEU Anda sendiri.

Mitigasi SEU dalam Perangkat FPGA: Penandaan Hierarki

Pelajari cara meningkatkan solusi pemrosesan sensitivitas dengan melengkapi teknik mitigasi single event upset (SEU) dengan fitur yang disebut pemberian tag hierarki.

Mitigasi SEU dalam Perangkat FPGA: Injeksi Kesalahan

Pelajari tentang inti IP Fault Injection dan perangkat lunak Debugger Fault Injection untuk mengurangi tingkat Failure in Time (FIT).

Menggunakan Antarmuka Flash Serial Generik

Pelajari cara menggunakan Generic Serial Flash Interface FPGA IP Core untuk memprogram perangkat flash jenis serial peripheral interface (SPI).

Ikhtisar Perangkat Keras SoC: Pengontrol Flash dan Protokol Antarmuka

Pelajari tentang Subsistem Prosesor Keras (HPS) yang ditemukan pada Cyclone® V, Arria® V, dan Arria® 10 SoC. Pelatihan online mencakup informasi tentang pengontrol penyimpanan non-volatil dan berbagai protokol antarmuka.

Konfigurasi Ulang Sebagian untuk Perangkat FPGA: Pengantar &; Penugasan Proyek

Pelatihan Konfigurasi Ulang Parsial bagian 1 dari 4. Bagian pelatihan ini memperkenalkan Anda pada fitur PR dan alur desain umum untuk desain PR. Anda juga akan mempelajari tentang partisi desain dan penetapan wilayah Logic Lock, tugas yang diperlukan untuk menerapkan desain PR, dan rekomendasi tentang cara merencanakan desain untuk PR.

Konfigurasi Ulang Sebagian untuk Perangkat FPGA: Panduan Desain &; Persyaratan Host

Pelatihan Konfigurasi Ulang Parsial bagian 2 dari 4. Bagian pelatihan ini membahas panduan untuk membuat desain PR, termasuk pembuatan superset port dan logika freeze. Ini juga membahas persyaratan untuk host PR, logika yang ditambahkan ke wilayah statis desain atau perangkat eksternal untuk mengontrol operasi PR.

Konfigurasi Ulang Parsial untuk Perangkat FPGA: IP Host PR &; Implementasi

Pelatihan Konfigurasi Ulang Parsial bagian 3 dari 4. Bagian pelatihan ini membahas semua PR IP yang termasuk dalam perangkat lunak Quartus Prime, termasuk PR Controller IP, Region Controller IP, dan Freeze Bridge IP. Anda juga akan melihat cara menggunakan IP ini untuk menerapkan desain host internal atau eksternal.

Konfigurasi Ulang Sebagian untuk Perangkat FPGA: File Output &; Demonstrasi

Pelatihan Konfigurasi Ulang Parsial bagian 4 dari 4. Bagian terakhir dari pelatihan ini membahas seluruh aliran desain untuk proyek PR. Ini juga melihat output file dari aliran. Juga termasuk demonstrasi desain PR yang lengkap dan fungsional menggunakan kit pengembangan Arria® 10 GX.
Lihat semua Tampilkan lebih sedikit

Tabel 6 - Video Tambahan

FPGA Video Cepat

Judul Video

Deskripsi

Menerapkan Desain Konfigurasi Ulang Parsial dalam Qsys untuk FPGAs

Tonton video ini untuk mempelajari cara menerapkan Desain Konfigurasi Ulang Parsial dalam Qsys untuk FPGAs.

Peningkatan sistem jarak jauh dan memperbarui data EPCQ melalui System Console pada Cyclone 10 LP FPGA

Tonton video ini untuk mempelajari cara melakukan fitur Remote System Upgrade pada Cyclone® 10 LP FPGA

Arria® 10 Konfigurasi melalui Protokol (CvP)

Tonton video ini untuk mempelajari cara mengonfigurasi perangkat Arria® 10 Anda menggunakan protokol PCIe.

Cara Menyesuaikan File JAM untuk Beberapa Perangkat JTAG dalam Satu JTAG Chain Part1

Tonton video ini untuk mempelajari tentang cara menyesuaikan file JAM untuk board dengan rangkaian JTAG multiperangkat.

Cara Menyesuaikan File JAM untuk Beberapa Perangkat JTAG dalam Satu JTAG Chain Part2

Tonton video ini untuk mempelajari tentang cara menyesuaikan file JAM untuk board dengan rangkaian JTAG multiperangkat.

Cara Melakukan Konfigurasi Active Serial (AS) melalui Antarmuka JTAG Menggunakan Serial Flash Loader IP Core

Tonton video ini untuk mempelajari tentang skema konfigurasi selain konfigurasi JTAG biasa. Selain itu, video ini mencakup inti IP serial flash loader (SFL).
Lihat semua Tampilkan lebih sedikit

Untuk informasi tambahan, cari sumber daya berikut: Dokumentasi, Kursus Pelatihan, Video, Contoh Desain, dan Basis Pengetahuan.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.