Pusat Sumber Daya Entri dan Perencanaan Desain

Pusat entri desain dan dukungan perencanaan menyediakan sumber daya untuk merencanakan struktur desain FPGA, serta gaya pengkodean HDL yang dapat meningkatkan kualitas desain.

Pengenalan

Intel® FPGA memberikan panduan tentang perencanaan dan penataan desain Anda, serta detail tentang mengelola metastabilitas dalam desain Anda, dan gaya pengkodean HDL yang dapat memiliki efek signifikan pada kualitas hasil desain Anda.

Anda juga dapat merujuk ke Perangkat Lunak Desain Intel® Quartus® Prime untuk ikhtisar singkat tentang entri dan perencanaan desain.

Tabel 1. Dokumentasi

Edisi Pro

 Edisi Standar

Deskripsi
Perangkat lunak Intel® Quartus® Prime mencakup alat integrasi sistem Platform Designer. Platform Designer menyederhanakan tugas mendefinisikan dan mengintegrasikan komponen IP kustom (inti IP) ke dalam desain FPGA Anda.

Interkoneksi Platform Designer adalah struktur bandwidth tinggi yang memungkinkan Anda menghubungkan komponen IP ke komponen IP lain dengan berbagai antarmuka.

Anda dapat menggunakan perangkat lunak Intel® Quartus® Prime untuk menganalisis waktu rata-rata rata-rata antara kegagalan (MTBF) karena metastabilitas yang disebabkan oleh sinkronisasi sinyal asinkron, dan mengoptimalkan desain untuk meningkatkan MTBF metastabilitas.

Bab ini memberikan rekomendasi gaya pengkodean Hardware Description Language (HDL) untuk memastikan hasil sintesis yang optimal saat menargetkan perangkat Intel FPGA.

Panduan pengguna ini menjelaskan teknik desain HDL tingkat rendah menggunakan blok bangunan arsitektur kecil dan penugasan untuk menentukan implementasi perangkat keras tertentu.
Bagian ini menjelaskan teknik desain dasar yang memastikan hasil sintesis optimal untuk desain yang menargetkan perangkat Intel FPGA sekaligus menghindari penyebab umum ketidakandalan dan ketidakstabilan.

Dalam desain FPGA, sinkronisasi sinyal asinkron dapat menyebabkan metastabilitas. Anda dapat menggunakan perangkat lunak Intel® Quartus® Prime untuk menganalisis waktu rata-rata antara kegagalan (MTBF) karena metastabilitas. MTBF metastabilitas yang tinggi menunjukkan desain yang lebih kuat.

Panduan pengguna ini membahas teknik kerajinan tangan yang dapat Anda gunakan untuk mengoptimalkan blok desain untuk Modul Logika Adaptif (ALM). Dokumen ini mencakup kumpulan blok bangunan sirkuit dan diskusi terkait, dan setiap bagian mencakup daftar contoh file desain yang dapat Anda gunakan untuk pengujian dan untuk lebih memahami derivasi optimasi yang lebih kompleks.
Lihat semua Tampilkan lebih sedikit

Tabel 2. Pelatihan dan Demonstrasi

Judul

Deskripsi

Desainer Intel® FPGA Pemula (Login diperlukan untuk mengakses learning.intel.com)

(7 kursus online)

Rencana pembelajaran ini dirancang untuk membiasakan individu dengan latar belakang elektronik, arsitektur komputer, atau bidang terkait dengan dasar-dasar FPGAs, yang mencakup sejarah, struktur, signifikansi mereka dalam industri elektronik, dan memungkinkan mereka untuk melakukan desain FPGA awal mereka.

Kursus 375 Menit

Menggunakan Perangkat Lunak Intel® Quartus® Prime Standard Edition: Pengantar

(Kursus online)

Dalam pelatihan pengantar ini, Anda akan terbiasa dengan dasar-dasar lingkungan desain perangkat lunak Prime Standard Edition Intel® Quartus® yang mudah digunakan. Anda akan belajar tentang langkah-langkah yang terlibat dalam alur desain FPGA dasar dan cara menggunakan perangkat lunak dalam aliran, mulai dari entri desain hingga pemrograman perangkat semua dalam satu alat.

Kursus 80 Menit

Dasar-dasar Verilog HDL

(Kursus online)

Dasar-dasar Verilog HDL

(Kursus yang Dipimpin Instruktur)

Kursus ini akan memberikan gambaran umum tentang bahasa deskripsi perangkat keras Verilog (HDL) dan penggunaannya dalam desain logika yang dapat diprogram.

Verilog HDL Lanjutan

(Kursus yang Dipimpin Instruktur)

Kelas yang dipimpin instruktur ini diajarkan di kelas virtual selama 2 setengah hari pengajaran. Untuk melakukan latihan laboratorium, Anda akan terhubung ke komputer jarak jauh yang disediakan oleh Intel FPGA Training dan dikonfigurasi sebelumnya dengan semua alat yang diperlukan. Informasi yang diperlukan untuk terhubung ke sistem jarak jauh akan diberikan selama kelas.

2 setengah hari pengajaran
Lihat semua Tampilkan lebih sedikit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.