Pusat Sumber Daya Perangkat Lunak Desain FPGA
Sumber Daya Perangkat Lunak FPGA yang ditautkan pada halaman dibagi menjadi area fungsional sesuai dengan alur desain FPGA.
Pusat Sumber Daya | |
---|---|
Pusat Dukungan Lisensi Intel® FPGA | Petunjuk untuk memandu Anda melalui proses pemberian lisensi dan membantu Anda memaksimalkan pengalaman FPGA Anda. Apakah Anda pengguna baru atau yang sudah ada, halaman ini akan memberi Anda semua informasi penting untuk memulai dengan cepat. |
Dukungan Scripting Perangkat Lunak Intel® Quartus® Prime dan Quartus® II | Menyediakan sumber daya yang mencakup dukungan pembuatan skrip komprehensif untuk alur desain skrip baris perintah dan bahasa perintah alat (Tcl). |
Pusat Dukungan Manajemen dan Pengembangan Board I/O | Menyediakan Dokumentasi, Pelatihan, dan Alat untuk perencanaan dan penandatanganan I/O awal. |
Pusat Sumber Daya Entri dan Perencanaan Desain | Memberikan panduan tentang perencanaan dan penataan desain Anda, serta detail tentang mengelola metastabilitas dalam desain Anda, dan gaya pengkodean HDL yang dapat memiliki efek signifikan pada kualitas hasil desain Anda. |
Pusat Sumber Daya Pemirsa Sintesis dan Netlist | Menyediakan Dokumentasi untuk sintesis dan antarmuka terintegrasi tingkat lanjut dengan alat sintesis pihak ketiga lainnya. |
Pusat Sumber Daya Kompilasi Inkremental | Memberikan petunjuk untuk fitur kompilasi inkremental yang mencakup metodologi desain inkremental untuk FPGAs densitas tinggi. |
Sumber Daya Dukungan Pengoptimalan | Memberikan instruksi untuk optimasi desain guna membantu meningkatkan performa guna mengurangi penggunaan sumber daya, waktu penutupan, dan mengurangi waktu kompilasi. |
Estimator Daya Awal (EPE) dan Penganalisis Daya | Menyediakan Estimator Daya Awal, Intel® FPGA Power and Thermal Calculator, dan Power Analyzer untuk memberi Anda kemampuan memperkirakan konsumsi daya |
Pusat Sumber Daya Penganalisis Waktu | Memberikan instruksi dan sumber daya untuk Penganalisis Waktu adalah penganalisis waktu statis berkekuatan ASIC yang mendukung format Synopsys® Design Constraints (SDC) standar industri. |
Pusat Sumber Daya Penganalisis Waktu Klasik | Memberikan instruksi untuk perangkat lunak Quartus® II termasuk penganalisis waktu klasik yang menggabungkan fitur-fitur canggih dengan kemudahan penggunaan. |
Pusat Sumber Daya Debugging On-chip | Menyediakan link ke dokumentasi yang tersedia tentang alat debugging on-chip. Alat debugging on-chip memungkinkan pengambilan node internal secara real-time dalam desain Anda untuk membantu Anda memverifikasi desain dengan cepat tanpa menggunakan peralatan eksternal. |
Pusat Sumber Daya Dukungan Alat EDA |
Ekosistem Intel EDA memastikan bahwa Anda memiliki solusi desain yang lengkap dalam merancang, memverifikasi, dan mengintegrasikan Intel® FPGAs ke dalam sistem Anda. |
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.