Pusat Dukungan Manajemen dan Pengembangan Board I/O
Dokumentasi, Pelatihan, dan Alat untuk perencanaan dan penandatanganan I/O awal
Perangkat lunak Intel® Quartus® Prime memiliki alat manajemen I/O untuk perencanaan dan penandatanganan I/O awal.
Saat merencanakan pin I/O Anda, siapkan desain Intel FPGA Anda untuk integrasi PCB.
- Buat model pelacakan papan "sadar papan" di perangkat lunak Quartus Prime untuk mendapatkan metrik integritas sinyal I/O atau buat model IBIS/HSPICE untuk simulasi di alat simulasi integritas sinyal pihak ketiga.
- Ekspor pin-out I/O untuk membuat simbol skematik kustom untuk digunakan dalam alat pengambilan skematik populer.
Tabel 1. Dokumentasi Manajemen I/O
Sumber daya |
Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Pro dan Standar | Informasi waktu I/O sangat penting untuk analisis awal selama tahap desain papan PCB. Buat parameter pengaturan waktu untuk membantu Anda menyesuaikan anggaran waktu desain Anda, dengan mempertimbangkan standar I/O dan penempatan pin. |
|
Manajemen I/O | Pro | Bab dari Intel Quartus Prime Pro Edition dan Intel Quartus Prime Standard Edition Handbook ini membahas alur perencanaan I / O Intel FPGA, merinci bagaimana dan kapan menggunakan banyak alat perencanaan I / O seperti perencana pin. Ini menjelaskan cara membuat file HDL tingkat atas menggunakan alur perencanaan I/O awal perencana pin dengan megafungsi kustom. Dokumen ini menjelaskan metodologi untuk penetapan dan analisis I/O, serta membahas analisis waktu I/O tingkat lanjut dengan model board trace Intel Quartus dalam perangkat lunak Prime Pro Edition dan Intel Quartus Prime Standard Edition. |
Manajemen I/O | Standar | |
Analisis dan Pengoptimalan Simultaneous Switching Noise (SSN) | Standar | Bab dari Buku Pegangan Intel Quartus Prime Standard Edition ini menjelaskan cara menggunakan alat penganalisis dan pengoptimalan SSN di perangkat lunak Prime Standard Edition 9.0 dan Intel Quartus lebih baru. Ini membahas alur alat dan menjelaskan apa yang diperlukan untuk melakukan analisis SSN yang akurat dalam desain Intel FPGA Anda. Ini juga menjelaskan Intel Quartus teknik dan pengaturan pengoptimalan SSN perangkat lunak Prime Standard Edition. |
Tabel 2. Pelatihan dan Demonstrasi Manajemen I/O
Sumber daya |
Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Menggunakan Perangkat Lunak Intel® Quartus® Prime Standard Edition: Pengantar |
Standar | Anda akan belajar cara menggunakan perangkat lunak Prime Standard Edition Intel® Quartus® untuk mengembangkan desain Intel FPGA. Anda akan membuat proyek baru, melakukan pengaturan dan penugasan pengguna, mengkompilasi, mensimulasikan, dan mengonfigurasi perangkat Anda untuk melihat desain bekerja dalam sistem.
|
Desain Sistem I/O Cepat & Mudah dengan Perencana Antarmuka | Pro | Dalam pelatihan ini, pelajari tentang Perencana Antarmuka, sebelumnya dikenal sebagai BluePrint, alat yang mudah digunakan dalam perangkat lunak Prime Pro Edition Intel® Quartus® yang menggunakan kekuatan Fitter untuk membuat denah lantai legal dalam hitungan menit. Buat penetapan lokasi sumber daya hukum yang dijamin antarmuka demi antarmuka, bukan pin demi pin untuk mempersingkat siklus perencanaan I/O Anda.
|
Analisis Penugasan I/O | Tidak berlaku | Lihat demonstrasi singkat tentang alat penugasan I/O perangkat lunak Quartus II. Anda akan belajar cara menggunakan fitur Perencana Antarmuka yang ditemukan di perangkat lunak Prime Pro Edition Intel Quartus.
|
Tabel 3. Dokumentasi Desain PCB
Dokumentasi yang tersedia untuk alat PCB pihak ketiga
Panduan Pengguna | Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Dukungan Alat Desain Cadence Board | Pro | Menjelaskan dukungan untuk alat desain PCB pihak ketiga opsional oleh Siemens EDA dan Cadence*. Juga mencakup informasi tentang analisis integritas sinyal dan simulasi dengan Model HSPICE dan IBIS. |
Dukungan Alat Desain Cadence Board | Standar | |
Dukungan Alat Desain PCB Siemens EDA | Pro | Perangkat lunak Mentor Graphics* I/O Designer memungkinkan Anda memanfaatkan desain simbol FPGA lengkap, pembuatan, pengeditan, dan alur anotasi latar yang didukung oleh alat Mentor Graphics*. |
Dukungan Alat Desain PCB Mentor Graphics* | Standar | |
Mengelola Pin I/O Perangkat | Pro | Bab ini menjelaskan perencanaan dan penugasan pin I/O yang efisien di perangkat target Anda. Pertimbangkan standar I/O, aturan penempatan pin, dan karakteristik PCB Anda di awal fase desain. |
Mengelola Pin I/O Perangkat | Standar | |
Panduan Pengguna Alat Jaringan Pengiriman Daya (PDN) Khusus Perangkat 2.0 | Tidak berlaku | Ikhtisar singkat tentang tab alat PDN 2.0 khusus perangkat untuk semua perangkat. |
Penasihat Desain Board Berkecepatan Tinggi untuk PDN | Tidak berlaku |
Dokumen ini berisi tutorial langkah demi langkah dan daftar periksa panduan praktik terbaik untuk merancang dan meninjau jaringan distribusi daya (PDN). |
AN 224: Panduan Tata Letak Board Berkecepatan Tinggi | Tidak berlaku | Termasuk informasi dan saran untuk merancang dan meletakkan papan berkecepatan tinggi dengan Intel FPGAs. |
Buku Panduan Perangkat Memori Eksternal, Bab 5, Desain Papan Berkecepatan Tinggi | Tidak berlaku | Memberikan informasi umum tentang desain board berkecepatan tinggi. |
Tabel 4. Sumber Daya Desain PCB
Sumber daya |
Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Tidak berlaku | Alat desain jaringan distribusi daya (PDN) yang mudah digunakan adalah alat grafis yang digunakan dengan semua FPGAs Intel® untuk mengoptimalkan PDN tingkat board. Tujuan PDN tingkat board adalah untuk mendistribusikan daya dan mengembalikan arus dari modul pengatur tegangan (VRM) ke catu daya FPGA, dan mendukung integritas sinyal transceiver yang optimal dan kinerja FPGA. |
Tabel 5. Sumber Daya Integritas Sinyal Tingkat Board
Sumber daya yang tersedia untuk analisis integritas sinyal tingkat board
Sumber daya |
Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Analisis Integritas Sinyal dengan Alat Pihak Ketiga | Pro | Dengan kecepatan operasi antarmuka yang terus meningkat dalam desain FPGA tradisional, margin waktu dan integritas sinyal antara FPGA dan perangkat lain di papan harus sesuai spesifikasi dan toleransi sebelum membangun PCB. |
Analisis Integritas Sinyal dengan Alat Pihak Ketiga | Standar | |
Pilihan Model I/O: IBIS atau HSPICE | Pro | Perangkat lunak Intel® Quartus® Prime dapat mengekspor dua jenis model I / O yang berbeda yang berguna untuk situasi simulasi yang berbeda, model IBIS dan model RSCE. |
Pilihan Model I/O: IBIS atau HSPICE | Standar |
Tabel 6. Analisis Integritas Sinyal
Kursus pelatihan untuk analisis integritas sinyal
Sumber daya |
Edisi Perangkat Lunak | Deskripsi |
---|---|---|
Simulasi Saluran SerDes dengan Model IBIS-AMI | Pro dan Standar | Dalam pelatihan ini, Anda akan belajar tentang perlunya simulasi &; analisis integritas sinyal yang akurat saat merancang PCB berkecepatan tinggi menggunakan transceiver Intel® FPGA.
|
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.