Sumber Daya Dukungan Optimasi
Optimisasi desain dapat membantu Anda meningkatkan performa untuk mengurangi penggunaan sumber daya, waktu yang dekat, dan mengurangi waktu kompilasi. Sumber daya dukungan untuk optimisasi desain, sintesis fisik, dan Design Space Explorer (DSE).
perangkat lunak Intel® Quartus® Prime mencakup berbagai fitur untuk membantu Anda mengoptimalkan desain untuk area dan waktu.
- Optimasi netlist sintesis fisik untuk mengoptimalkan desain lebih jauh dari proses kompilasi standar. Sintesis fisik membantu meningkatkan performa desain Anda, terlepas dari alat sintesis yang digunakan.
- DSE mengotomatiskan pencarian pengaturan yang memberikan hasil terbaik dalam desain individu apa pun. DSE menjelajahi ruang desain Anda, menerapkan berbagai teknik optimisasi, dan menganalisis hasil untuk membantu Anda menemukan pengaturan terbaik untuk desain Anda.
- Kemampuan optimisasi tambahan dalam perangkat lunak Intel® Quartus® Prime Design Software Edisi Pro menawarkan metodologi cepat untuk berkonversi ke papan iklan desain.
Tabel 1. Dokumentasi Dukungan Optimasi
| Deskripsi | Bab | Judul Panduan Pengguna |
|---|---|---|
| Panduan Pengguna Intel® Quartus® Prime Edisi Pro | Optimisasi Area | Bab ini menguraikan teknik untuk mengurangi penggunaan sumber daya saat merancang untuk perangkat Intel®. |
| Penutupan dan Optimisasi Waktu |
Bab ini menguraikan teknik untuk meningkatkan performa waktu saat merancang untuk perangkat Intel FPGA. | |
| Menganalisis dan Mengoptimalkan Floorplan Desain |
Menentukan tata letak (penempatan) elemen desain Anda menjadi sumber daya fisik pada perangkat FPGA dikenal sebagai pelopor lantai. | |
| GUI Perencana Chip | CHIP Planner GUI membantu Anda memvisualisasikan dan memodifikasi penggunaan sumber daya perangkat untuk desain Anda. Seiring Anda memperbesar, tingkat abstraksi berkurang, mengungkapkan detail lebih lanjut tentang desain Anda. | |
| Optimisasi Netlist dan Sintesis Fisik | Perangkat lunak Intel® Quartus® Prime menawarkan optimisasi netlist selama sintesis, dan optimisasi sintesis fisik selama pemasangan, yang dapat meningkatkan performa desain Anda. |
Tabel 2. Sumber Daya Dukungan Optimasi
Pusat Sumber Daya |
Deskripsi |
|---|---|
Mengikuti panduan coding yang disarankan dapat menjadi cara ampuh untuk mendapatkan hasil berkualitas baik. Lihat bagian Panduan Desain dan Pengkodean di Pusat Sumber Daya Synthesis dan Netlist Viewer untuk informasi lebih lanjut. |
|
Anda dapat menggunakan kompilasi inkremental untuk mengurangi waktu kompilasi dan mempertahankan hasil selama optimisasi. |
Tabel 3. Kursus dan Demonstrasi Pelatihan Dukungan Optimasi
Judul Kursus |
Deskripsi Kursus |
|---|---|
| Desainer Intel® FPGA Pemula | Rencana pembelajaran ini akan memperkenalkan Anda kepada dasar-dasar FPGAs termasuk sejarah, struktur, dan tempatnya masuk ke dalam industri elektronik. Ini juga akan memberi Anda pengetahuan untuk menyelesaikan desain FPGA pertama Anda. |
Menggunakan Perangkat Lunak Intel® Quartus® Prime Pro: Perencana Chip |
Pelajari tentang tugas, lapisan, dan tampilan perencana chip, serta cara melakukan analisis desain dengan perencana chip. Lihat cara melihat jalur kritis dan perkiraan waktu fisik. Anda juga akan melihat cara menggunakan perencana chip untuk melakukan analisis daya dan melihat kemacetan perutean. Anda juga akan mempelajari cara melakukan EKU dan bekerja dengan penugasan lantai. |
Penutupan Waktu Menggunakan Penasihat Quartus II dan Penjelajah Ruang Desain |
Pelajari cara menggunakan Intel® Quartus® Prime Pro Design Space Explorer II (DSE) sebagai bantuan untuk kompilasi jarak jauh dan paralel. |
| Pelajari cara mengatasi masalah penutupan waktu dengan teknik desain HDL. |
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.