Panduan Pengguna Perangkat Lunak Intel® Quartus® Prime Pro dan Standar
Setiap panduan pengguna dalam koleksi Edisi Pro dan Edisi Standar mencakup topik tertentu dan dirancang untuk membantu Anda dengan mudah dan efisien menemukan informasi yang Anda butuhkan untuk melihat desain Anda sampai selesai.
Atau, Anda dapat mengunduh satu PDF yang menggabungkan semua Panduan Pengguna yang berlaku bersama-sama untuk pencarian lintas Panduan Pengguna dan satu unduhan.
| Nomor | Panduan Pengguna Edisi Judul | Deskripsi | |
|---|---|---|---|
| 1. | Persiapan | Memperkenalkan fitur dasar, file, dan alur desain perangkat lunak Prime Pro Edition Intel Quartus, termasuk mengelola proyek Intel Quartus Prime Pro Edition dan kekayaan intelektual (IP), pertimbangan perencanaan desain awal, dan migrasi proyek dari versi perangkat lunak sebelumnya. | |
| 2. | Desainer Platform | Menjelaskan cara membuat dan mengoptimalkan sistem menggunakan Platform Designer, alat integrasi sistem yang menyederhanakan integrasi inti IP kustom dalam proyek Anda. Platform Designer secara otomatis menghasilkan logika interkoneksi untuk menghubungkan fungsi dan subsistem IP. | |
| 3. | Rekomendasi Desain | Menjelaskan praktik desain terbaik untuk mendesain FPGAs dengan perangkat lunak Intel Quartus Prime Pro Edition. Gaya pengkodean HDL dan praktik desain sinkron dapat memengaruhi performa desain secara signifikan. Mengikuti gaya pengkodean HDL yang direkomendasikan memastikan bahwa sintesis perangkat lunak Intel Quartus Prime Pro Edition mengimplementasikan desain Anda secara optimal dalam perangkat keras. | |
| 4. | Compiler | Menjelaskan cara menyiapkan, menjalankan, dan mengoptimalkan semua tahapan pengompilasi perangkat lunak Prime Pro Edition Intel Quartus. Kompiler mensintesis, menempatkan, dan merutekan desain Anda sebelum membuat file pemrograman perangkat. | |
| 5. | Optimasi Desain | Menjelaskan pengaturan, alat, dan teknik perangkat lunak Prime Pro Edition Intel Quartus yang dapat Anda gunakan untuk mencapai performa desain tertinggi di Intel® FPGAs. Teknik termasuk mengoptimalkan netlist desain, menangani rantai penting yang membatasi waktu ulang dan penutupan waktu, dan optimalisasi penggunaan sumber daya perangkat. | |
| 6. | Programmer | Menjelaskan pengoperasian programmer perangkat lunak Intel Quartus Prime Pro Edition, yang memungkinkan Anda mengonfigurasi Intel FPGAs, serta memprogram CPLD dan perangkat konfigurasi melalui koneksi dengan Intel FPGA Download Cable. | |
| 7. | Desain Berbasis Blok | Menjelaskan alur desain berbasis blok, juga dikenal sebagai alur desain modular atau hierarkis. Alur tingkat lanjut ini memungkinkan pelestarian blok desain (atau logika yang terdiri dari instans desain hierarkis) dalam proyek, dan penggunaan kembali blok desain dalam proyek lain. | |
| 8. | Konfigurasi Ulang Parsial | Menjelaskan Konfigurasi Ulang Sebagian, alur desain tingkat lanjut yang memungkinkan Anda mengonfigurasi ulang sebagian FPGA secara dinamis, sementara desain FPGA lainnya terus berfungsi. Tentukan beberapa persona untuk wilayah desain tertentu tanpa memengaruhi operasi di area lain. | |
| 9. | Simulasi Pihak Ketiga | Menjelaskan dukungan simulasi desain tingkat RTL dan gerbang untuk alat simulasi pihak ketiga oleh Aldec*, Cadence*, Mentor Graphics*, dan Synopsys* yang memungkinkan Anda memverifikasi perilaku desain sebelum pemrograman perangkat. Termasuk dukungan simulator, alur simulasi, dan simulasi Intel FPGA IP. | |
| 10. | Sintesis Pihak Ketiga | Menjelaskan dukungan untuk sintesis opsional desain Anda di alat sintesis pihak ketiga oleh Mentor Graphics dan Synopsys. Termasuk langkah-langkah alur desain, deskripsi file yang dihasilkan, dan panduan sintesis. | |
| 11. | Alat Debug | Menjelaskan portofolio perangkat lunak Prime Pro Edition Intel Quartus alat debugging desain dalam sistem untuk verifikasi desain Anda secara real-time. Alat ini memberikan visibilitas dengan merutekan (atau "mengetuk") sinyal dalam desain Anda ke logika debugging. Alat-alat ini termasuk System Console, penganalisis logika Tap Sinyal, Transceiver Toolkit, Editor Konten Memori Dalam Sistem, dan Editor Sumber dan Probe Dalam Sistem. | |
| 12. | Penganalisis Waktu | Menjelaskan prinsip analisis waktu statis dasar dan penggunaan perangkat lunak Intel Quartus Prime Pro Edition Penganalisis Waktu, alat analisis waktu gaya ASIC canggih yang memvalidasi performa waktu semua logika dalam desain Anda menggunakan kendala, analisis, dan metodologi pelaporan standar industri. | |
| 13. | Analisis dan Optimalisasi Daya | Menjelaskan alat Analisis Daya perangkat lunak Prime Pro Edition Intel Quartus yang memungkinkan estimasi konsumsi daya perangkat yang akurat. Perkirakan konsumsi daya perangkat untuk mengembangkan anggaran daya dan merancang catu daya, regulator tegangan, heatsink, dan sistem pendingin. | |
| 14. | Batasan Desain | Menjelaskan batasan waktu dan logika yang memengaruhi cara kompilator mengimplementasikan desain Anda, seperti penetapan pin, opsi perangkat, opsi logika, dan batasan waktu. Gunakan Perencana Antarmuka untuk membuat prototipe implementasi antarmuka, merencanakan jam, dan dengan cepat menentukan denah perangkat legal. Gunakan Pin Planner untuk memvisualisasikan, memodifikasi, dan memvalidasi semua penetapan I/O dalam representasi grafis perangkat target. | |
| 15. | Alat Desain PCB | Menjelaskan dukungan untuk alat desain PCB pihak ketiga opsional oleh Mentor Graphics dan Cadence. Juga mencakup informasi tentang analisis integritas sinyal dan simulasi dengan model HSPICE dan IBIS. | |
| 16. | Scripting | Menjelaskan penggunaan Tcl dan skrip baris perintah untuk mengontrol perangkat lunak Prime Pro Edition Intel Quartus dan untuk melakukan berbagai fungsi, seperti mengelola proyek, menentukan kendala, menjalankan kompilasi atau analisis waktu, atau menghasilkan laporan. |
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.