Pusat Pengembang Board
Temukan informasi lebih lanjut tentang berbagai sumber daya pusat pengembang board untuk membantu Anda mengembangkan dan mendesain board sirkuit cetak (PCB) menggunakan Intel FPGAs.
Pusat Pengembang Board FPGA menyediakan sumber daya yang terkait dengan desain tingkat board khusus untuk Intel® FPGAs. Tujuannya adalah untuk membantu Anda berhasil mengembangkan papan sirkuit cetak (PCB) menggunakan Intel FPGAs.
- Sumber daya di bawah ini menyediakan semua yang Anda perlukan untuk memulai, termasuk panduan koneksi pin, data paket dan termal, file BSDL, dan informasi desain board lainnya.
Kini Tersedia: Perjalanan Terpandu Desain Board Intel Agilex® 7 FPGA
- Perjalanan Terpandu Papan FPGA interaktif ini memberikan panduan langkah demi langkah untuk mengembangkan papan sirkuit cetak (PCB) menggunakan perangkat Intel Agilex® 7 FPGA. Pilih langkah desain yang diinginkan di navigasi kiri untuk menemukan sumber daya yang tersedia.
1. Pertimbangan Desain
Menggunakan Perangkat Engineering Sample (ES)
Jika Anda mendesain board menggunakan perangkat engineering sample (ES), hubungi perwakilan penjualan Intel Anda atau ajukan kasus Dukungan Premium Intel® untuk mendapatkan panduan desain board terbaru untuk komponen ES.
Panduan Desain Board untuk Intel FPGAs
Topik |
Deskripsi |
---|---|
Pusat Solusi Desain Board menyediakan sumber daya yang terkait dengan desain board untuk Intel FPGAs. Tujuannya adalah untuk membantu Anda menerapkan PCB berkecepatan tinggi yang sukses yang mengintegrasikan FPGAs dan elemen lainnya. |
|
Catatan aplikasi ini memberikan panduan desain PCB yang disarankan untuk beberapa opsi paket lebih kompleks yang ditawarkan untuk perangkat yang dapat diprogram Intel. Desainer juga harus mengacu pada pedoman desain board yang didokumentasikan untuk keluarga perangkat tertentu. |
|
Setiap keluarga Intel FPGA memiliki panduan koneksi pin sendiri. Panduan ini hanya rekomendasi dari Intel. Perancang bertanggung jawab untuk menerapkan hasil simulasi pada desain dan memverifikasi fungsionalitas perangkat yang tepat. |
|
Intel menyediakan lembar kerja tinjauan skematik FPGA dimaksudkan untuk membantu Anda meninjau skematik dan mematuhi panduan Intel. Lembar kerja ini didasarkan pada panduan koneksi pin masing-masing perangkat dan dokumentasi Intel referensi lainnya yang berlaku untuk koneksi pin tingkat board yang perlu dipertimbangkan saat Anda menyelesaikan skematik. |
Pohon Daya
Perkirakan konsumsi daya perangkat dan jaringan decoupling yang diperlukan.
Topik |
Deskripsi |
---|---|
Alat analisis daya Intel, termasuk estimator daya awal dan perangkat lunak Intel® Quartus® Prime Power Analyzer, memberi Anda kemampuan untuk memperkirakan konsumsi daya dari konsep desain awal hingga implementasi desain. Saat Anda memberikan detail lebih lanjut tentang karakteristik desain Anda, akurasi estimasi ditingkatkan dengan teknologi Power Analyzer. |
|
Alat desain PDN menyediakan cara yang cepat, akurat, dan interaktif untuk menentukan jumlah kapasitor decoupling yang tepat untuk biaya yang optimal dan trade-off kinerja. |
Debug pada Chip
Rencanakan debug tingkat sistem untuk membantu memunculkan dan memeriksa board.
Topik |
Deskripsi |
---|---|
Intel menyediakan portofolio alat debugging on-chip. Alat debugging on-chip memungkinkan pengambilan node internal secara real-time dalam desain Anda untuk membantu Anda memverifikasi desain dengan cepat tanpa menggunakan peralatan eksternal. |
|
Intel menyediakan file boundary-scan description language (BSDL) untuk spesifikasi IEEE Standard 1149.1, IEEE Standard 1149.6, dan IEEE Standard 1532. File BSDL menyediakan sintaks yang memungkinkan perangkat menjalankan tes pemindaian batas (BST) dan programabilitas dalam sistem (ISP). |
2. Sumber Belajar dan Prasyarat
Buat Akun Intel Saya
- Buat akun My Intel Anda dari halaman My Intel.
- Akun My Intel memungkinkan Anda untuk mengajukan permintaan layanan, mendaftar ke kelas, mengunduh perangkat lunak, mengakses sumber daya, kursus pelatihan, dan banyak lagi.
Alur Desain
Gambar ini menunjukkan alur desain umum yang menggunakan FPGA Intel FPGA atau SoC. Untuk penjelasan lebih rinci tentang setiap langkah, lihat Alur Memulai AN 597 untuk Desain Papan.
Pembelajaran Dasar: Kelas Pelatihan
Sumber daya |
Deskripsi |
---|---|
Tempat awal untuk memahami dan menggunakan produk, jaminan, dan sumber daya Intel® dengan cepat. |
|
Anda memiliki beberapa opsi untuk mengunduh perangkat lunak, pembaruan perangkat lunak, dan dukungan perangkat tambahan. Opsi yang Anda pilih tergantung pada kecepatan unduhan, persyaratan desain, dan metode instalasi Anda. |
|
Intel FPGA Technical Training menawarkan pelatihan untuk membantu Anda mempertajam keunggulan kompetitif Anda. Manfaatkan interaktivitas dari salah satu kursus kelas yang dipimpin instruktur / virtual kami, atau fleksibilitas dan kenyamanan kursus online hari ini. |
3. Memulai
Pemilihan Komponen
Topik |
Deskripsi |
---|---|
Pohon daya menggambarkan aliran catu daya utama melalui pohon konverter daya yang mengubah catu daya utama menjadi tegangan dan arus yang diperlukan untuk menggerakkan berbagai beban. Setiap desain FPGA memiliki persyaratan konsumsi daya unik yang memerlukan pohon daya yang unik. |
|
Laporan resmi ini membahas cara mengidentifikasi berbagai jalur yang terkait dengan perangkat Intel®, menganalisis kebutuhan daya, dan memilih modul regulator tegangan yang sesuai. Dokumen teknis ini juga menjelaskan contoh desain praktis. |
|
Banyak FPGAs dan SoC saat ini memiliki beberapa jalur daya yang perlu diaktifkan dalam urutan tertentu dan dipantau selama runtime untuk memastikan pengoperasian perangkat yang tepat. Untuk informasi lebih lanjut, lihat Catatan Aplikasi Pengontrol Manajemen Board AN 761. |
|
Intel memberikan solusi untuk host protokol memori SDRAM dan SRAM mainstream serta teknologi memori serial, seperti Hybrid Memory Cube (HMC) dan Bandwidth Engine. Solusi antarmuka memori kami mencakup opsi pengontrol memori performa tinggi, opsi PHY memori, dan opsi front-end multi-port. |
Skema
Topik |
Deskripsi |
---|---|
Lihat pustaka dan simbol footprint PCB untuk Cadence Capture CIS dan Allegro Design Entry HDL (Allegro DE-HDL). |
|
Lihat pustaka jejak PCB untuk alat desain PCB Mentor Graphics. |
|
Situs web ini berisi file yang dapat diunduh yang mencantumkan Intel FPGA deskripsi pin-out. Ada hingga tiga jenis file untuk setiap perangkat: file Portable Document Format (.pdf), file teks (.txt), dan file Microsoft* Excel (.xls). |
|
Situs web ini menyediakan koneksi pin yang disarankan untuk setiap perangkat. Catatan: Anda perlu menerapkan hasil simulasi ke desain untuk memverifikasi fungsionalitas perangkat yang tepat. |
|
Situs web ini berisi informasi tentang analisis dan estimasi daya. Analisis daya dan estimator daya awal memberi Anda kemampuan untuk memperkirakan konsumsi daya dari konsep desain awal hingga implementasi desain. |
|
Situs web ini berisi informasi tentang desain jaringan distribusi daya (PDN). Untuk setiap catu daya, Anda harus memilih jaringan kapasitor decoupling curah dan keramik. Meskipun Anda dapat menggunakan simulasi SPICE untuk mensimulasikan sirkuit, alat desain PDN menyediakan cara yang cepat, akurat, dan interaktif untuk menentukan jumlah kapasitor decoupling yang tepat untuk biaya yang optimal dan trade-off kinerja. |
|
Situs web ini menyediakan informasi tentang manajemen termal. Manajemen termal adalah pertimbangan desain yang penting. Paket perangkat Intel® dirancang untuk meminimalkan ketahanan termal dan memaksimalkan disipasi daya. Beberapa aplikasi menghilangkan lebih banyak daya dan akan membutuhkan solusi termal eksternal, termasuk heat sink. |
|
Halaman ini berisi tautan ke ketahanan termal dan detail paket untuk semua rangkaian perangkat. |
|
Situs web ini menyediakan lembar kerja tinjauan skematik untuk membantu Anda meninjau skematik dan mematuhi panduan desain. |
Simulasi
Topik |
Deskripsi |
---|---|
Situs web ini berisi informasi tentang efek saluran transmisi, ketidakcocokan impedansi, redaman sinyal, crosstalk, dan output switching simultan. |
|
Situs web ini berisi informasi tentang kit SPICE untuk Intel FPGAs. Kit SPICE untuk Intel FPGAs menyediakan model yang mendukung berbagai fitur I/O di seluruh proses, tegangan, dan suhu (PVT). |
|
Situs web ini berisi informasi tentang model IBIS. Model IBIS memungkinkan pengembangan model perangkat yang mempertahankan sifat kepemilikan desain perangkat sirkuit terpadu, sementara pada saat yang sama menyediakan model kaya informasi untuk integritas sinyal dan analisis kompatibilitas elektromagnetik (EMC). |
|
Dokumen ini adalah pedoman untuk tata letak dan desain PCB yang terkait dengan sistem berkecepatan tinggi. |
|
Catatan aplikasi ini adalah untuk desainer PCB yang berencana menggunakan perangkat berbasis transceiver berkecepatan tinggi dan membahas dua topik desain utama:
Ini juga membahas berbagai strategi yang dapat Anda terapkan untuk mengimbangi efek menenun fiberglass, memperluas pengetahuan yang ada, dan daftar berbagai makalah teknis untuk informasi tambahan. |
|
Laporan Panjang Bersih | Laporan Panjang Bersih memberikan panjang dan penundaan total jaring paket. Data disediakan per pin untuk setiap perangkat/paket yang ditawarkan dalam format tabel. |
Situs web ini memungkinkan Anda mengunduh Board Skew Parameter Tool. Hasil Alat Parameter Kemiringan Board didasarkan pada simulasi penundaan jejak papan sirkuit cetak Anda, penundaan paket perangkat (jika ada), dan rumus dari Buku Panduan Parameter Antarmuka Memori Eksternal. Alat ini mengambil input yang disediakan dan menghitung parameter kemiringan. |
Tata letak
Topik |
Deskripsi |
---|---|
Dokumen ini memandu Anda dalam menyelesaikan tinjauan tata letak papan menggunakan Intel FPGA. Konten teknis dibagi menjadi area fokus seperti Power Plane dan Stack Up, Sinyal Kritis, Pemasangan Komponen, dan Konektor. |
|
Pustaka Jejak PCB untuk Alat PCB Irama* Allegro. |
|
Pustaka Mentor Graphics* Expedition Tool Footprint (informasi paket fisik). |
Board Bring-Up dan Checkout
Topik |
Deskripsi |
---|---|
Mulai di sini untuk mempelajari tentang semua alat, contoh, dokumentasi, dan pelatihan yang tersedia untuk membantu memunculkan PCB dan membantu Anda men-debug desain FPGA Anda. |
|
File IEEE 1149.1 BSDL yang tersedia di situs web ini digunakan untuk BST sebelum dan sesudah konfigurasi. |
|
EMIF Toolkit memungkinkan Anda mendiagnosis dan men-debug masalah kalibrasi serta menghasilkan laporan margin untuk antarmuka memori eksternal Anda. |
|
Transceiver Toolkit membantu desainer FPGA dan board memvalidasi integritas sinyal tautan transceiver secara real time dalam sistem dan meningkatkan waktu menampilkan board. Uji bit-error rate (BER) sekaligus menjalankan beberapa tautan pada kecepatan data target Anda secara bersamaan untuk memvalidasi desain board Anda. |
|
System Console adalah alat debugging tingkat sistem fleksibel yang membantu desainer dengan cepat dan efisien men-debug desain mereka saat desain berjalan dengan kecepatan penuh dalam FPGA. System Console memungkinkan desainer mengirim transaksi tingkat sistem baca dan tulis ke Platform Designer (sebelumnya Qsys) untuk membantu mengisolasi dan mengidentifikasi masalah. Ini juga menyediakan cara cepat dan mudah untuk memeriksa jam sistem dan memantau status reset, yang dapat sangat membantu selama board bring-up. |
4. Sumber Daya Pengembang
Sumber Daya Pengembang
Topik |
Deskripsi |
---|---|
Pelajari tentang alat dan model integritas sinyal serta analisis dan estimasi daya. |
|
Informasi paket termasuk kode pemesanan, akronim paket, bahan rangka utama, hasil akhir timbal (pelapisan), referensi garis besar JEDEC*, koplanaritas timbal, berat, tingkat sensitivitas kelembapan, dan informasi khusus lainnya. Informasi resistansi termal mencakup jumlah pin perangkat, nama paket, dan nilai resistansi. |
|
Buku Panduan Antarmuka Memori Eksternal (EMIF) berisi informasi dan dokumentasi mengenai desain antarmuka memori eksternal, implementasi dan parameterisasi kekayaan intelektual (IP), simulasi, debug, dan banyak lagi. |
|
Anda dapat menggunakan pemecah masalah ini untuk membantu mengidentifikasi kemungkinan penyebab upaya konfigurasi FPGA yang gagal. Meskipun pemecah masalah ini tidak mencakup setiap kemungkinan kasus, pemecah masalah ini mengidentifikasi sebagian besar masalah yang dihadapi selama konfigurasi. |
|
Koleksi lengkap dokumentasi FPGA, video petunjuk, forum komunitas, kursus pelatihan online, dan toko desain tempat pelanggan dapat mengakses berbagai contoh desain FPGA. Video Hours of Engineer-to-Engineer memberikan panduan visual untuk memecahkan masalah desain umum. |
5. Sumber Daya Manufaktur PCB
Sumber daya |
Deskripsi |
Jenis Sumber Daya | Penerapan |
---|---|---|---|
Dokumen MAS - Intel® Stratix® 10 FPGAs | Kursus Manufacturing Advantage Services (MAS) ini membagikan rekomendasi manufaktur Intel untuk memfasilitasi keunggulan manufaktur pelanggan kami. |
Pengumpulan aset |
Intel® Stratix® 10 Perangkat |
Dokumen MAS – Intel Agilex® 7 FPGAs | Kursus Manufacturing Advantage Services (MAS) ini membagikan rekomendasi manufaktur Intel untuk memfasilitasi keunggulan manufaktur pelanggan kami. | Pengumpulan aset | Perangkat Intel Agilex® 7 |
Panduan untuk Menangani Perangkat J-Lead, QFP, BGA, FBGA, dan FBGA Tanpa Tutup (AN71) |
Catatan aplikasi ini memberikan panduan untuk menangani perangkat J-Lead, Quad Flat Pack (QFP), dan Ball-Grid Array (BGA, termasuk FineLine BGA [FBGA] dan kemasan FBGA tanpa tutup) untuk menjaga kualitas perangkat ini selama penyimpanan, pengiriman, dan transfer serta untuk memastikan penyolderan yang lebih mudah. |
Pengumpulan aset | J-Pimpinan, QFP, BGA FBGA, FBGA Tanpa Tutup |
Manajemen termal dan penanganan mekanis untuk perangkat Intel FPGA TCFCBGA (AN657) |
Catatan aplikasi ini memberikan panduan tentang manajemen termal dan penanganan mekanis thermal composite flip chip ball-grid array (TCFCBGA) untuk perangkat Arria® V FPGA. |
Catatan Aplikasi |
TCFCBGA, Perangkat Arria® V |
Manajemen termal dan penanganan mekanis untuk flip chip ball-grid array tanpa tutup (AN659) |
Catatan aplikasi ini memberikan panduan tentang manajemen termal dan penanganan mekanis flip chip ball-grid array (FCBGA) tanpa tutup untuk perangkat Intel FPGA. |
Catatan Aplikasi |
FCBGA Tanpa Tutup |
Panduan Penanganan Paket Skala Chip Level Wafer (WLCSP) Altera (AN752) |
Penanganan komponen Wafer Level Chip Scale Package (WLCSP) harus dilakukan dengan tepat. |
Catatan Aplikasi |
WLCSP |
Menjelaskan perbedaan antara penyolderan konvensional dan penyolderan bebas timah. Memberikan panduan dan rekomendasi untuk penyolderan reflow perangkat bebas timbal Intel®. |
Catatan Aplikasi |
- |
|
Tantangan dalam Memproduksi Komponen Bebas Timbal dan Sesuai RoHS yang Andal (Laporan Resmi) |
Dokumen teknis ini mencakup beberapa modifikasi yang diperlukan dan solusi pengemasan Altera® tersedia untuk memenuhi persyaratan keandalan dan kegunaan untuk produk bebas timbal dan sesuai RoHS. |
Laporan resmi |
PQFP, TQFP, BGA FBGA, Flip-chip BGA |
Jelajahi Pusat Developer Lainnya
Untuk panduan desain lainnya, kunjungi Pusat Pengembang berikut:
- Pusat Pengembang Perangkat Lunak Tertanam - Berisi panduan tentang cara mendesain di lingkungan tertanam dengan SoC FPGAs.
- Pusat Pengembang FPGA - Berisi sumber daya untuk menyelesaikan desain Intel® FPGA Anda.
- Pusat Pengembang Arsitek Sistem - Pusat Pengembang Arsitek Sistem memberi Anda informasi tentang bagaimana FPGAs Intel® dapat menambah nilai pada desain sistem Anda.
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.