Altera® FPGA Pelatihan Teknis

Desainer FPGA Pemula

Rencana pembelajaran ini dirancang untuk membiasakan individu dengan latar belakang elektronik, arsitektur komputer, atau bidang terkait dengan dasar-dasar FPGAs. Ini mencakup sejarah, struktur, dan signifikansi mereka dalam industri elektronik dan memungkinkan mereka untuk melakukan desain FPGA awal mereka.

Menggunakan Antarmuka Memori di Perangkat Agilex™

Analisis Waktu dengan Perangkat Lunak Quartus® Prime Pro

Peserta dalam rencana pembelajaran komprehensif ini akan mengeksplorasi batasan desain FPGA dan analisis waktu menggunakan Perangkat Lunak Quartus® Prime Pro, mendapatkan pemahaman mendalam tentang faktor-faktor kunci dalam desain FPGA berkinerja tinggi.

Menggunakan Penganalisis Logika Tap Sinyal

Rencana pembelajaran ini bertujuan untuk mempersiapkan Anda dengan keterampilan dan keahlian penting yang diperlukan untuk men-debug dan menyelesaikan masalah fungsional logika dalam desain FPGA menggunakan Signal Tap Logic Analyzer, mempelajari fitur-fitur dasar dan lanjutan dari alat ini.

Menggunakan Prosesor Nios® V

Rencana pembelajaran komprehensif ini bertujuan untuk memberi Anda keahlian luas dalam memanfaatkan varian Prosesor Nios® V, yang mencakup melalui serangkaian kursus eLearning, pengembangan perangkat keras dan perangkat lunak serta sumber daya yang dibutuhkan, prosedur booting, dan penyesuaian komponen dan instruksi.