Pusat Dukungan IP Serial Digital Interface II
Halaman ini disusun dalam kategori yang sesuai dengan alur desain sistem Antarmuka Digital II Serial dari awal hingga akhir. Anda akan menemukan informasi tentang cara merencanakan, memilih, merancang, menerapkan, dan memverifikasi inti IP Serial Digital Interface II Anda. Ada juga panduan tentang cara memunculkan sistem Anda dan melakukan debug desain IP Serial Digital Interface II.
Dapatkan sumber daya dukungan untuk Intel Agilex® 7, Intel® Stratix® 10, Intel Arria® 10, dan Intel Cyclone® 10 perangkat dari halaman di bawah ini. Untuk perangkat lain, cari dari tautan berikut: FPGA Indeks Dokumentasi, Kursus Pelatihan, Video, Contoh Desain, dan Dasar Pengetahuan.
1. Pemilihan Perangkat dan IP
Fitur apa yang didukung dalam Intel® FPGA IP SDI II?
Rangkaian perangkat Intel® FPGA mana yang harus saya gunakan?
Apa itu Pemanfaatan Sumber Daya FPGA Core Intel® FPGA IP SDI II?
2. Alur Desain dan Integrasi IP
Dokumentasi
- Panduan Pengguna INTI IP
- Panduan Pengguna Intel® FPGA IP SDI II
- Intel Agilex 7 Perangkat
- Panduan Pengguna Contoh Desain IP FPGA F-Tile SDI II
- Intel Stratix 10 Perangkat
- Panduan Pengguna Contoh Desain IP FPGA SDI II Intel® Stratix 10
- Intel Arria 10 Perangkat
- Panduan Pengguna Contoh Desain IP FPGA SDI II Intel® Arria 10
- Intel Cyclone Perangkat 10 GX
- Panduan Pengguna Contoh Desain IP FPGA SDI II Intel® Cyclone 10 GX FPGA
- catatan rilis Intel® FPGA IP
- Catatan Rilis Intel FPGA IP Serial Digital Interface (SDI) II
Bagaimana cara menghasilkan inti Intel® FPGA IP SDI II?
- Panduan Pengguna Intel® FPGA IP SDI II, bagian 3.2.1. Membuat Proyek Intel® Quartus® Prime Baru
- Panduan Pengguna Intel® FPGA IP SDI II, bagian 3.2.2. Meluncurkan Katalog IP
- Panduan Pengguna Intel® FPGA IP SDI II, bagian 3.2.3. Parameterisasi Inti IP
Bagaimana cara menghasilkan Contoh Desain Intel® FPGA IP SDI II?
Tautan di bawah ini memberikan instruksi langkah demi langkah untuk menghasilkan Contoh Desain Intel® FPGA IP SDI II dari perangkat lunak Intel Quartus Prime:
- Intel Agilex 7 Perangkat
- Intel Stratix 10 Perangkat
- Intel Arria 10 Perangkat
- Intel Cyclone Perangkat 10 GX
Bagaimana cara mengkompile dan menguji desain?
Untuk perangkat Intel Agilex, Intel Stratix 10, Intel Arria 10, dan Intel Cyclone 10 GX, langkah-langkah untuk mengompirasi dan menguji desain Intel® FPGA IP SDI II Anda dapat ditemukan di Panduan Pengguna Contoh Desain Intel® FPGA IP SDI II berikut, pada bagian "Mengompirasi dan Menguji Desain":
- Intel Agilex 7 Perangkat
- Intel Stratix 10 Perangkat
- Intel Arria 10 Perangkat
- Intel Cyclone Perangkat 10 GX
Bagaimana cara melakukan simulasi fungsional SDI II Intel® FPGA IP?
Untuk perangkat Intel Agilex F-tile, Intel Stratix, Intel Arria 10, dan Intel Cyclone 10 GX, berikut adalah langkah-langkah untuk menghasilkan simulasi fungsional Intel® FPGA IP SDI II:
- Aktifkan opsi simulasi di Editor Parameter Intel® FPGA IP SDI II dan menghasilkan Contoh Desain Intel® FPGA IP SDI II
- Intel Agilex 7 Perangkat
- Intel Stratix 10 Perangkat
- Intel Arria 10 Perangkat
- Intel Cyclone Perangkat 10 GX
3. Desain Board dan Manajemen Daya
Panduan Koneksi Pin
- Intel Agilex 7 Perangkat
- ® Panduan Koneksi Pin Rangkaian Perangkat Intel Agilex
- Intel Stratix 10 Perangkat
- Panduan Koneksi Pin Rangkaian Perangkat Intel® Stratix® 10
- Intel Arria 10 Perangkat
- Panduan Koneksi Pin Rangkaian Perangkat Intel® Arria® 10 GX, GT, dan SX
- Intel Cyclone Perangkat 10 GX
- Panduan Koneksi Pin Rangkaian Perangkat Intel® Cyclone® 10 GX
Tinjauan Skematik
- Intel Agilex 7 Perangkat
- ® Lembar Kerja Tinjauan Skematik Perangkat Intel Agilex
- Intel Stratix 10 Perangkat
- Intel Stratix Lembar Kerja Tinjauan Skematik 10 GX, MX, dan SX
- Panduan Pengguna Kit Pengembangan Intel® Stratix® FPGA FPGA 10 GX
- Intel® Stratix® Panduan Pengguna Kit Pengembangan SoC 10 SX
- Intel Arria 10 Perangkat
- Intel Arria Lembar Kerja Tinjauan Skematik 10 GX, GT, dan SX
- Pengguna Kit Pengembangan Intel Arria 10 FPGA
- Panduan Pengguna Kit Pengembangan SoC Intel Arria 10
- Intel Cyclone Perangkat GX 10
- Intel Cyclone Lembar Kerja Tinjauan Skematik 10 GX
- Panduan Pengguna Kit Pengembangan FPGA Intel® Cyclone® 10 GX
Manajemen Daya
- Estimator Daya Awal (EPE) dan Penganalisis Daya
- AN 750: Menggunakan Alat Intel FPGA PDN untuk Mengoptimalkan Desain Jaringan Pengiriman Daya Anda
- Panduan Pengguna Perangkat-Specific Power Deliver Network (PDN) 2.0
- Estimator Daya Awal untuk Panduan Pengguna FPGAs Intel® Cyclone® 10 GX
- Estimator Daya Awal untuk Panduan Pengguna Intel® Arria® 10 FPGAs
- AN 711: Fitur Pengurangan Daya pada Intel® Arria® 10 Perangkat
- AN 721: Membuat Pohon Daya FPGA
- AN 692: Pertimbangan Urutan Daya untuk Perangkat Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10, dan Intel Agilex®
- Estimator Daya Awal untuk Panduan Pengguna Intel® Stratix® 10 FPGAs
- Intel® Stratix® 10 Panduan Pengguna Manajemen Daya
- ® Panduan Pengguna manajemen daya Intel Agilex
- AN 910: Intel Agilex® 7 Panduan Desain Jaringan Distribusi Daya
- Panduan Pengguna Intel® Quartus® Prime Edisi Pro: Analisis Dan Optimisasi Daya
- Panduan Pengguna Intel® FPGA Power and Thermal Calculator
Manajemen Daya Termal
- Intel Stratix 10 Perangkat
- AN 787: Intel® Stratix® 10 Thermal Modeling dan Management dengan Estimator Daya Awal
- AN 943: Thermal Modeling untuk Intel® Stratix® 10 FPGAs dengan Intel® FPGA Power and Thermal Calculator
- AN 944: Thermal Modeling untuk Intel Agilex® FPGAs dengan Intel® FPGA Power and Thermal Calculator
Urutan Daya
- Intel Stratix 10, Intel Cyclone 10 GX, Intel Arria 10, dan Intel Agilex 7 Perangkat
- AN 692: Pertimbangan Urutan Daya untuk perangkat Intel® Cyclone® 10 GX, Intel® Arria® 10, Intel® Stratix® 10, dan Intel Agilex® 7
Kit Pengembangan
- Kit pengembangan berikut tersedia untuk SDI II IP Core:
- Intel® Stratix® Kit Pengembangan Integritas Sinyal 10 GX
- Intel® Stratix® 10 TX Signal Integrity Development Kit
- Intel® Arria® Kit Pengembangan Integritas Sinyal Transceiver 10 GX
- Kit Pengembangan FPGA Intel® Cyclone® 10 GX
- Stratix® Kit Pengembangan Integritas Sinyal Transceiver V GT
- kit pengembangan FPGA V GX Arria®
- kit pengembangan Cyclone® V GT FPGA
4. Contoh Desain
- perangkat Intel Arria 10
- Arria 10 - Pass-Through Intel GX Device Multi-Rate SDI II Menggunakan Desain Referensi Saluran Pemrosesan Video & Gambar
- Arria 10 - SDI II Multi Rate (Hingga 12G-SDI) dengan Desain Referensi VCXO Eksternal
- Arria 10 - Desain Referensi Penghapusan VCXO VCXO SDI II Tiga Laju (AN746)
- Desain Referensi Audio Arria 10 - 12G-SDI
- perangkat Intel Cyclone 10 GX
5. Debug
Pertanyaan yang Sering Diajukan
Pastikan untuk mengaktifkan opsi "keluaran galat CRC" di Editor Parameter Intel® FPGA IP SDI II untuk nilai CRC yang benar (tidak berlaku untuk SD-SDI).
Anda dapat merujuk ke Panduan Pengguna Intel® FPGA IP SDI II, bagian 5.3.1. Masukkan Baris untuk penyisipan baris yang benar.
Anda dapat merujuk ke Panduan Pengguna Contoh Desain IP SDI II Intel® Stratix 10 FPGA, bagian 1.5.1. Panduan Koneksi dan Pengaturan tentang cara menampilkan format video NTSC dan PAL dengan benar.
Pastikan frekuensi sinyal clock terhubung ke frekuensi clock onboard yang benar. Misalnya, jika sinyal clock reflck SDI Tx PLL dikonfigurasi ke 148,5 MHz, maka gunakan chip clock 148,5 MHz juga untuk menghubungkan ke sinyal refclk SDI Tx PLL.
Untuk desain contoh loopback serial, pelanggan dapat melihat semua resolusi video yang didukung dalam berkas .tcl di folder desain direktori <example ini>\hwtest\tpg_ctrl.tcl. Untuk desain contoh loopback paralel, file .tcl ini tidak tersedia, tetapi pelanggan masih dapat mengakses semua resolusi video yang didukung dalam spesifikasi SMPTE.
Masih Mencari Contoh Desain?
Masih Ada Pertanyaan?
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.