Pusat Sumber Daya Inti IP RapidIO
Dukungan, dan sumber daya untuk dua fungsi Serial RapidIO: fungsi MegaCore RapidIO dan fungsi MegaCore RapidIO II. Temukan panduan pengguna, catatan, tautan terkait, dan banyak lagi.
Fungsi MegaCore RapidIO
- Fungsi MegaCore RapidIO II sesuai dengan Spesifikasi RapidIO Revisi 2.2.
- Pemisahan lapisan fisik, transportasi, dan logika (arsitektur modular)
- Urutan IDLE2 - simbol kontrol panjang
- Kecepatan jalur 1,25, 2,5, 3,125, 5,0, dan 6,25 Gbaud dengan lebar tautan 1x, 2x, dan 4x
- Fungsi MegaCore RapidIO sesuai dengan Spesifikasi RapidIO Revisi 1.3/2.1
- Pemisahan lapisan fisik, transportasi, dan logika (arsitektur modular)
- Urutan IDLE1 - simbol kontrol pendek
- Kecepatan jalur 1,25, 2,5, 3,125, dan 5,0 Gbaud dengan lebar tautan 1x dan 4X
Untuk detail dukungan perangkat, seperti kecepatan jalur, lebar link, dan tingkat kecepatan, lihat panduan pengguna fungsi MegaCore RapidIO.
Solusi, yang mencakup inti IP RapidIO dan papan pengembangan yang dapat dikonfigurasi, memungkinkan Anda berkonsentrasi pada fungsi inti desain sistem dengan menyediakan:
- Implementasi protokol yang sederhana dan cepat
- Mengurangi risiko desain
- Waktu pengembangan yang dipersingkat
- Desainer platform untuk interkoneksi sistem
Desain Referensi
- Desain referensi SRIO ke TI 6482 DSP
- Desain referensi SRIO ke TI 6488 DSP
- Desain referensi konfigurasi ulang laju data dinamis RapidIO untuk perangkat IV GX Stratix
- Contoh desain: Jembatan Host Pemeliharaan ke Agen Pemeliharaan Sistem
- Contoh desain: Implementasi yang Disesuaikan Menggunakan Antarmuka Pass-Through Avalon®-ST
Database Pengetahuan
Database Pengetahuan menyediakan solusi dukungan, jawaban atas pertanyaan umum, dan informasi tentang masalah yang diketahui terkait RapidIO.
Lihat solusi yang sering dilihat:
- Apakah SRIO MegaCore menyediakan platform apa pun untuk mengimplementasikan beberapa fungsi lapisan logis kustom atau modul NREAD/NWRITE kustom saya sendiri?
- Mengapa urutan paket link SRIO berbeda dari urutan di lapisan aplikasi?
- Apakah RapidIO mampu pulih dari tarikan kabel dan membangun kembali tautan SRIO?
- Dapatkah saya menghubungkan antarmuka Agen pemeliharaan sistem dalam desain SRIO saya ke ground jika saya tidak menggunakannya untuk mengurangi konsumsi elemen logika (LE) secara keseluruhan?
- Bagaimana sinyal waitrequest port I/O Agent Avalon-MM merespons lonjakan tulis berkelanjutan?
Kit Pengembangan
Kit pengembangan berikut tersedia untuk fungsi RapidIO MegaCore:
- Kit Pengembangan Integritas Sinyal Transceiver 10 GX Intel® Arria®
- Kit Pengembangan FPGA 10 GX Intel® Arria®
- Kit Pengembangan FPGA Intel® Stratix® 10 GX
- Kit Pengembangan Stratix® V DSP
- Kit Pengembangan Integritas Sinyal Transceiver Stratix® V GT
- Kit Pengembangan Integritas Sinyal Transceiver Stratix® V GX
- Kit Pengembangan FPGA Stratix® V GX
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.