FPGA Pengenalan Komponen Daya Total
Desainer memandu untuk memahami daya total yang dibutuhkan dari pasokan tegangan eksternal yang menyediakan energi listrik yang dibutuhkan untuk pengoperasian perangkat yang tepat.
Ikhtisar
Catu daya eksternal menyediakan energi listrik yang dibutuhkan untuk operasi yang tepat baik secara internal maupun eksternal ke FPGA atau CPLD. Saat menerapkan solusi catu daya, perancang perlu memahami total daya yang dibutuhkan dari pasokan ini (juga disebut sebagai "daya rel"). Selanjutnya, desainer perlu mempertimbangkan berapa banyak daya total yang sebenarnya dihamburkan di dalam perangkat (disebut sebagai "daya termal" atau "daya yang hilang") dibandingkan dengan bagian dari total daya yang dihamburkan di luar perangkat, seperti pada beban kapasitif output eksternal dan jaringan penghentian resistor seimbang.
Total daya yang dikonsumsi oleh perangkat, pemuatan output, dan jaringan penghentian eksternal (jika ada) umumnya terdiri dari komponen daya utama berikut:
- Siaga
- Dinamis
- I/O
Daya siaga berasal dari arusI CCINT di perangkat dalam mode siaga. Daya dinamis inti berasal dari peralihan internal di dalam perangkat (kapasitansi pengisian dan pemakaian pada node internal). Daya I/O berasal dari switching eksternal (pengisian dan pemakaian kapasitansi beban eksternal yang terhubung ke pin perangkat), driver I/O, dan jaringan terminasi eksternal (jika ada).
Daya termal adalah komponen daya total yang sebenarnya dihamburkan dalam paket perangkat, dengan sisanya dihamburkan secara eksternal. Daya termal aktual yang dihamburkan di dalam perangkat adalah apa yang harus dipertimbangkan oleh perancang ketika memutuskan apakah kemampuan perpindahan panas intrinsik perangkat (disebut sebagai ketahanan termal) cukup untuk menjaga suhu persimpangan internal dalam spesifikasi operasi normal, atau jika solusi termal tambahan, seperti heat sink aluminium, diperlukan untuk kinerja perpindahan panas yang lebih baik. Secara umum, daya siaga, daya dinamis, dan sebagian daya I / O akan terdiri dari komponen daya termal aktual dari daya total.
Daya Siaga
Perangkat mengkonsumsi daya selama siaga karena kebocoran arus. Jumlahnya bervariasi dengan ukuran die, suhu, dan variasi proses. Daya siaga dapat disimulasikan sebelum karakterisasi perangkat penuh dan dapat didefinisikan dalam dua kategori: daya umum dan maksimum.
Perangkat Stratix® II menggunakan teknologi proses 90 nm yang dioptimalkan untuk daya dan performa. Dibandingkan dengan perangkat teknologi proses sebelumnya, perangkat 90 nm membuang lebih banyak daya karena kebocoran, menjadi komponen penting dari daya keseluruhan. Daya siaga menunjukkan ketergantungan yang kuat pada suhu die-junction pada node proses 90 nm, lebih dari teknologi proses sebelumnya. Desainer perlu fokus pada menjaga suhu persimpangan seminimal mungkin untuk menurunkan komponen siaga dari daya total. Gambar 1 menunjukkan hubungan antara daya siaga dan suhu persimpangan.
Gambar 1. Daya siaga &; hubungan suhu persimpangan.
Perangkat Stratix II menggunakan teknologi transistor kebocoran rendah jika memungkinkan untuk mengurangi daya dari arus siaga, sehingga meminimalkan konsumsi daya keseluruhan pada 90 nm (Baca lebih lanjut pada 90 nm Silicon Power Optimization).
Daya Dinamis
Node internal yang mengubah tingkat logika mengkonsumsi daya dinamis internal perangkat, karena daya diperlukan untuk mengisi dan melepaskan kapasitansi internal dalam array logika dan jaringan interkoneksi (misalnya, dari logika 0 ke logika 1). Daya dinamis inti mencakup daya perutean dan daya elemen logika (LE) (atau modul logika adaptif (ALM) dalam kasus Stratix II). Daya LE / ALM dikonsumsi dari pengisian dan pemakaian kapasitansi node internal, serta dari elemen resistif internal. Daya perutean berasal dari arus yang diperlukan untuk mengisi dan melepaskan kapasitansi perutean eksternal yang digerakkan oleh setiap LE / ALM. Kekuatan Dinamis Inti juga dapat mencakup sumber daya arsitektur seperti:
- Blok RAM (M512, M4K, dan M-RAM)
- Blok multiplier DSP
- Loop terkunci fase (PLL)
- Jaringan pohon clock
- Transiver antarmuka diferensial berkecepatan tinggi (HSDI)
Total daya dinamis dihitung dengan mengalikan VCCINT (1,2 V untuk Stratix II) dengan jumlah total arus dari setiap fitur arsitektur yang tercantum di atas:
Daya dinamis = V CCINT × Σ ICCINT (LE/ALM, RAM, DSP, PLL, Jam, HSDI, Perutean)
Nilai kapasitansi setara (disamakan) digunakan untuk menghitung daya dinamis, dan didasarkan pada jumlah beberapa kapasitansi. Misalnya, kapasitansi pin, pelacakan, dan paket dijumlahkan untuk sinyal yang menggerakkan input atau output. Pendekatan ini cukup jika frekuensi switching internal ditentukan secara akurat. Intel menggunakan kurva aproksimasi (berdasarkan data karakterisasi) untuk menentukan frekuensi peralihan internal, yang secara efektif memperkirakan daya dinamis untuk sebagian besar topologi desain. Memperkirakan total daya yang dikonsumsi oleh semua sumber daya perangkat memperhitungkan frekuensi pengalihan maksimum sumber daya, perkiraan faktor sakelar, fan-out ke logika hilir, dan koefisien untuk setiap sumber daya yang diperoleh melalui karakterisasi perangkat. Komponen ini diterapkan dalam semua aspek rangkaian alat analisis dan pengoptimalan daya PowerPlay Intel untuk estimasi dan analisis daya.
Daya I/O
Daya I/O adalah daya VCCIO , yang dikonsumsi karena pengisian dan pemakaian kapasitor beban eksternal yang terhubung ke pin output perangkat, sirkuit driver output yang beroperasi dalam mode resistif, dan jaringan terminasi eksternal apa pun (jika ada). Daya I/O perangkat dihitung sebagai:
Daya I/O = (jumlah driver output aktif × koefisien disipasi daya) + 0,5 × (Jumlah die-pad, pelacakan paket, pin, dan tutup beban output) × × ayunan tegangan standar I/O fMAX × (faktor sakelar/100) × VCCIO
Jumlah driver output aktif termasuk output dua arah aktif. Selain daya I/O yang dihitung di atas, ada komponen lain yang berkontribusi terhadap daya I/O, termasuk elemen buffer I/O yang juga didukung oleh VCCIO. Gambar 2 menunjukkan model buffer I/O.
Gambar 2. Model Buffer I/O.
Seperti disebutkan sebelumnya, sebagian daya VCCIO akan benar-benar dihamburkan dalam FPGA atau CPLD, dibandingkan dengan dihamburkan secara eksternal melalui jaringan resistor terminasi dan / atau beban kapasitif output. Desainer perlu mempertimbangkan daya internal yang hilang dari VCCIO saat merencanakan solusi manajemen termal (baik intrinsik untuk perangkat atau melalui heat sink eksternal). Desainer harus mempertimbangkan komponen disipasi eksternal sebagai bagian dari persyaratan total untuk pengiriman daya dari regulator atau konverter tegangan VCCIO (disebut sebagai daya rel). Teknologi analisis daya Intel melaporkan daya termal versus daya total/rel dimulai dengan perangkat Stratix II. Perangkat masa depan juga akan memiliki kemampuan pelaporan teknologi analisis daya ini.
Pertimbangan Daya Lainnya
Ada beberapa faktor lain yang harus dipertimbangkan desainer sehubungan dengan daya total saat merancang dengan FPGAs dan CPLD: arus masuk, daya konfigurasi, dan VCCPD (hanya perangkat Stratix II).
Inrush Saat Ini
Arus masuk adalah apa yang dibutuhkan perangkat selama tahap power-up awal. Selama tahap power-up, tingkat minimum arus array logika (ICCINT) harus diberikan ke perangkat, untuk durasi waktu tertentu. Durasi ini tergantung pada jumlah arus yang tersedia dari catu daya. Jika lebih banyak arus tersedia, VCCINT dapat meningkat lebih cepat. Ketika tegangan mencapai setinggi 90 persen dari nilai nominalnya, arus tinggi awal biasanya tidak lagi diperlukan. Arus masuk maksimum bervariasi berbanding terbalik dengan suhu perangkat. Ketika suhu perangkat meningkat, arus masuk yang diperlukan selama power-up berkurang (meskipun arus siaga akan meningkat, mengingat fungsi suhunya).
Daya Konfigurasi
Dalam kasus FPGA konvensional, daya konfigurasi adalah daya yang diperlukan untuk mengonfigurasi perangkat. Selama konfigurasi dan inisialisasi, perangkat memerlukan daya untuk mengatur ulang register, mengaktifkan pin I/O, dan masuk ke mode operasi. Pin I/O dinyatakan tiga selama tahap penyalaan, baik sebelum maupun selama konfigurasi, untuk mengurangi daya dan mencegahnya keluar selama waktu ini. Lihat bab mengonfigurasi perangkat Stratix II (PDF) dalam Volume 2 buku panduan perangkat Stratix II untuk informasi lebih lanjut tentang skema konfigurasi dalam perangkat Stratix II , serta pin konfigurasi yang berlaku VCCPD untuk tegangan.
VCCPD
VCCPD adalah catu daya arus beban terpisah yang lebih kecil untuk sirkuit pradriver keluaran, serta buffer I/O Joint Test Action Group (JTAG). VCCPD harus dihubungkan ke 3,3 V untuk memberi daya pada buffer 3,3 V / 2,5 V yang mendorong input konfigurasi dan pin JTAG. Lihat bab Karakteristik DC &; Switching (PDF) dalam buku panduan perangkat Stratix II untuk spesifikasi VCCPD .
Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.