Dukungan Pemrograman untuk Bahasa Jam STAPL

Bahasa pemrograman dan pengujian perangkat Jam kompatibel dengan PLD yang menawarkan ISP. Dukungan pemrograman untuk Jam STAPL ditawarkan oleh jumlah vendor yang terus bertambah.

Pemrograman Tertanam dengan Jam STAPL

Jam Standard Test and Programming Language (STAPL) memenuhi persyaratan sistem pemrograman dalam sistem yang diperlukan melalui prosesor tertanam, karena menawarkan ukuran file yang kecil, kemudahan penggunaan, dan independensi platform. Menggunakan Jam STAPL untuk pemrograman dalam sistem melalui prosesor tertanam memungkinkan peningkatan di lapangan yang nyaman, pembuatan prototipe desain yang mudah, dan produksi yang cepat. Manfaat ini memperpanjang umur dan meningkatkan kualitas dan fleksibilitas produk akhir. Hal ini juga dapat mengurangi persediaan perangkat dengan menghilangkan kebutuhan untuk menyimpan dan melacak perangkat yang diprogram.

Cara Kerjanya

Menggunakan Jam STAPL untuk pemrograman dalam sistem melalui prosesor tertanam berlangsung dalam dua tahap (seperti yang ditunjukkan pada Gambar 1). Pertama, alat pengembangan Quartus® II menghasilkan kode sumber Jam STAPL, atau Jam File (.jam), kemudian menyimpannya di memori sistem. File Jam berisi semua informasi yang diperlukan untuk memprogram perangkat yang mendukung programabilitas dalam sistem (ISP), termasuk algoritma pemrograman dan data yang diperlukan untuk meningkatkan satu atau beberapa perangkat.

Gambar 1. Pemrograman dalam sistem menggunakan Jam File &; Jam Player melalui prosesor tertanam.

Tentang File Jam (.jam)

Untuk memprogram perangkat Intel FPGA menggunakan Jam STAPL, desainer harus terlebih dahulu membuat File Jam dengan perangkat lunak pengembangan Quartus II. Tidak perlu mengkompilasi ulang desain yang ada, karena perangkat lunak Quartus II dapat membuat File Jam dari File Objek Programmer (.pof). Untuk menyimpan File Jam dalam memori hanya-baca yang dapat diprogram yang dapat dihapus (EPROM) atau memori Flash, File Jam harus dikonversi terlebih dahulu ke File Heksadesimal (format Intel) (.hex) atau file pemrograman serupa. Paket perangkat lunak prosesor tertanam atau utilitas lain dapat secara otomatis mengonversi File Jam untuk pemrograman EPROM atau Flash. Demikian pula, beberapa programmer EPROM mendukung format "biner mentah" atau "biner absolut", yang memungkinkan File Jam dibaca langsung oleh programmer tanpa konversi.

Gambar 2 menjelaskan cara menghasilkan File Jam untuk pemrograman dalam sistem.

Gambar 2. Menghasilkan File Jam.

Tentang Jam Player

Jam Player adalah program C yang mem-parsing File Jam, menafsirkan setiap instruksi Jam STAPL, dan membaca serta menulis data ke dan dari rantai JTAG. Variabel yang diproses oleh Jam Player bergantung pada variabel daftar inisialisasi yang ada pada saat eksekusi. Karena setiap aplikasi memiliki persyaratan unik, kode sumber Jam Player dapat dimodifikasi dengan mudah.

Gambar 3 mengilustrasikan struktur kode sumber Jam Player.

Gambar 3. Struktur kode sumber Jam Player.

Nota:

  1. TCK, TMS, TDI, dan TDO adalah pin I/O JTAG.

Program utama melakukan semua fungsi dasar Jam Player tanpa modifikasi. Hanya fungsi I/O yang harus dimodifikasi. Mereka terkandung dalam file jamstub.c , seperti yang ditunjukkan pada Gambar 3, dan termasuk fungsi yang menentukan alamat ke pin I / O, rutinitas penundaan, fungsi khusus sistem operasi, dan rutinitas untuk pin I / O file. Fungsi-fungsi ini dapat disesuaikan hanya dengan mengedit file jamstub.c untuk kemudian mengkompilasi kode sumber untuk digunakan pada platform apa pun.

Jam Player berada secara permanen di memori sistem, di mana ia menafsirkan perintah yang diberikan dalam File Jam dan menghasilkan aliran data biner untuk pemrograman perangkat. Struktur ini membatasi semua upgrade ke Jam File, dan memungkinkan Jam Player untuk beradaptasi dengan arsitektur sistem apa pun.

Pertanyaan yang Sering Diajukan

ISP & Jam STAPL

Jam Standard Test and Programming Language (STAPL) dibuat oleh insinyur Intel® FPGA dan didukung oleh konsorsium produsen perangkat logika yang dapat diprogram (PLD), pembuat peralatan pemrograman, dan produsen peralatan uji. Jam STAPL diadopsi sebagai standar JEDEC JESD-71 pada bulan Agustus 1999.

Jam STAPL membahas masalah yang dihadapi desainer saat memprogram PLD dalam sistem. Masalah ini termasuk format file berpemilik, algoritma pemrograman khusus vendor, ukuran file besar, dan waktu pemrograman yang lama. Jam STAPL adalah langkah maju yang besar dalam menyediakan standar tingkat perangkat lunak untuk pemrograman dalam sistem (ISP).

Cara Kerja Jam STAPL

Solusi pemrograman Jam STAPL terdiri dari dua komponen: Jam Composer dan Jam Player.

Jam Composer adalah program perangkat lunak, umumnya ditulis oleh vendor logika yang dapat diprogram yang menulis File Jam (.jam) yang berisi data pengguna dan algoritma pemrograman yang diperlukan untuk memprogram desain ke dalam perangkat.

Jam Player adalah perangkat lunak yang membaca File Jam dan menerapkan vektor untuk perangkat pemrograman dan pengujian dalam rantai JTAG. Pengembang sistem tertanam juga dapat menggunakan Jam Player untuk memprogram perangkat di sistem mereka. Sebagian besar kode sumber yang diperlukan untuk Jam Player terkandung dalam Kit Pengembang Jam STAPL yang tersedia dari situs web Jam STAPL. Satu-satunya rutinitas perangkat lunak yang diperlukan untuk menyelesaikan Jam Player adalah yang diperlukan untuk mengakses rantai JTAG. Gambar 1 menunjukkan alur Jam STAPL dasar.

Dokumentasi

Pertanyaan yang Sering Diajukan

Dukungan Pemrograman Jam: JTAG Technologies

JTAG Technologies* menyediakan rangkaian lengkap pemrograman dalam sistem dan solusi pengujian PCB berdasarkan standar IEEE pemindaian batas 1149.1 dan standar terkait, termasuk IEEE 1532. Solusi ini mencakup semua fase pengembangan, termasuk dukungan desain, debug prototipe, produksi, dan perbaikan.

Pengembangan Pemrograman PLD

Produk JTAG Technologies* mendukung pemrograman perangkat logika yang dapat diprogram (PLD), termasuk format JAM standard programming and test language (STAPL) dan Serial Vector File (.svf). Akibatnya, kemampuan pemrograman tersedia untuk Intel® FPGA MAX® II, MAX 7000 dan MAX 3000A. Terlepas dari jenis perangkat, merek, atau format yang digunakan, sistem menyajikan antarmuka umum kepada pengguna, menghindari proliferasi alat. File yang dibuat dengan cepat melakukan semua operasi perangkat on-board, seperti penghapusan, pemeriksaan kosong, pemrograman, verifikasi, pemrograman sekering keamanan, dan pembacaan kembali kode pengguna.

Sistem pengembangan JTAG ProVision* menangani berbagai konfigurasi rantai pemindaian, mulai dari struktur rantai tunggal sederhana hingga arsitektur pemindaian hierarkis multi-rantai dan multi-level. Rantai pemindaian dengan panjang berapa pun dimungkinkan, dengan konfigurasi board otomatis yang aman selama pemrograman PLD. GUI perangkat lunak memandu Anda dalam memverifikasi file boundary-scan description language (BSDL), menguji rantai boundary-scan board, dan melakukan fungsi pemrograman.

Dukungan Produksi

Aplikasi pemrograman PLD JTAG Technologies berjalan pada berbagai pengontrol perangkat keras yang sepenuhnya kompatibel dalam berbagai lingkungan operasi. Antarmuka tersedia untuk PCI*, PXI, USB, Ethernet, FireWire, ISA, dan VXI. Lingkungan produksi meliputi:

  • Versi PC atau workstation mandiri, dengan antarmuka grafis yang mudah digunakan untuk operasi pengurutan
  • Integrasi penuh dalam langkah produksi yang ada, seperti pengujian fungsional, melalui aplikasi berbasis pustaka tertaut dinamis (berbasis DLL)
  • Dukungan untuk menggabungkan pemrograman PLD dalam National Instruments LabWindows/CVI, platform LabVIEW, atau NI TestStand

Alat JTAG Technologies memungkinkan pemrograman PLD diurutkan dengan aplikasi pemindaian batas kuat lainnya, seperti pengujian board dan pemrograman flash dalam sistem. Beberapa tingkat otorisasi disediakan untuk operator, teknisi, dan insinyur. Personel produksi mendapat manfaat dari kontrol yang cepat dan mudah, biasanya melalui operasi satu tombol, dan laporan eksekusi yang merangkum hasilnya.

Dukungan Vendor Bahasa Jam STAPL

Jam Standard Test and Programming Language (STAPL) kompatibel dengan perangkat logika yang dapat diprogram (PLD) yang menawarkan kemampuan pemrograman dalam sistem (ISP). Jam STAPL adalah langkah maju yang besar dalam menyediakan standar tingkat perangkat lunak untuk pemrograman dalam sistem. Dukungan pemrograman untuk Jam STAPL ditawarkan oleh jumlah vendor yang terus bertambah.

Deskripsi Vendor
ASET InterTech, Inc.
  • Rangkaian produk perusahaan, yang secara kolektif dikenal sebagai ScanWorks*, menyediakan seperangkat alat canggih untuk mengakses, mengelola, dan memanipulasi jalur pemindaian batas, memungkinkan alat ScanWorks digunakan untuk memprogram perangkat dalam jalur pemindaian sederhana atau kompleks. Alat ASSET telah lama digunakan untuk melakukan pemrograman dalam sistem perangkat yang dapat diprogram seperti perangkat logika yang dapat diprogram (PLD), FPGAs, dan memori Flash. Alat ASSET mendukung kemampuan pemrograman dalam sistem (ISP) di seluruh siklus hidup produk, mulai dari proses desain/debug, melalui proses manufaktur/perakitan, hingga perbaikan sistem dan pemrograman ulang di lapangan.
  • Fitur ISP ScanWorks * diimplementasikan sebagai Tindakan ScanWorks, sama seperti fitur pengujian JTAG, memungkinkan pengujian dan pemrograman dilakukan pada platform pengujian yang sama dan dari program aplikasi yang sama. ISP ScanWorks didukung dengan semua opsi perangkat keras ScanWorks
Corelis, Inc.
  • Corelis* ScanExpress memungkinkan pengujian bersamaan (geng) dan pemrograman dalam sistem CPLD dan perangkat flash untuk beberapa board menggunakan satu PC dan satu operator. ScanExpress menangani aplikasi pemindaian batas berkecepatan sangat tinggi dan produksi volume tinggi. Rangkaian produk ScanExpress secara dramatis meningkatkan throughput pengujian dan pemrograman dalam sistem dengan menerapkan teknik inovatif dan eksklusif.
GÖPEL Elektronik
  • Goepel Electronics menyediakan produk perangkat lunak dan perangkat keras untuk solusi pemindaian batas Standar IEEE 1149.x (JTAG) tingkat lanjut. Produk termasuk platform perangkat keras SCANFLEX pemenang penghargaan dan lingkungan pengembangan terintegrasi SYSTEM CASCON untuk JTAG/boundary-scan test (BST) standar dan diperpanjang serta aplikasi dalam sistem.
Teknologi JTAG
Sistem Umum
  • Pemutar Jam Standard Test and Programming Language (STAPL) didukung pada sistem pemrograman manual dan otomatis SG. Model SG utama termasuk programmer manual T9600 dan AP520, sistem pemrograman otomatis AP600.
Lihat semua Tampilkan lebih sedikit

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.