Panduan Pengguna Arria® V Hard IP untuk PCI Express*

Unduh

Arria® V FPGAs and SoC FPGAs Support Arria® V FPGAs and SoC FPGAs Support

654309
2013-11-02
Public

Deskripsi

Memperlihatkan cara membuat instans titik akhir IP Keras atau port root dalam Arria® V FPGA. Ini juga menyediakan testbench DMA chaining dan desain contoh.

Petunjuk penggunaan