Panduan Pengguna Stratix® V Hard IP untuk PCI Express*

Deskripsi

Memperlihatkan cara membuat instans titik akhir IP Keras atau port root dalam FPGA Stratix® V. Ini juga menyediakan testbench DMA chaining dan desain contoh.