Intel® Arria® 10 FPGA – Portal Pembaruan Board Memanfaatkan Desain Referensi Memori Flash EPCQ

Intel® Arria® 10 FPGA – Portal Pembaruan Board Memanfaatkan Desain Referensi Memori Flash EPCQ

714506
12/21/2016

Pendahuluan

Contoh ini adalah portal pembaruan papan (BUP) berbasis web yang berisi prosesor Nios® II dan fungsi kontrol akses media (MAC) Ethernet tiga kecepatan. Contoh desain mengimplementasikan fitur konfigurasi jarak jauh dasar dalam sistem berbasis prosesor Nios II yang memanfaatkan memori flash EPCQ untuk FPGAs Intel® Arria® 10 GX. Desain dapat memperoleh alamat IP dari server DHCP dan melayani halaman web dari flash di papan ke komputer host pada jaringan yang sama. Selanjutnya, desain ini mendukung alamat IP statis, di mana pengembang harus memasukkan desain yang diperlukan secara manual sebelum memuat desain ke flash EPCQ. Halaman web memungkinkan Anda mengunggah gambar desain baru untuk perangkat keras pengguna dan perangkat lunak pengguna. Selanjutnya, Anda dapat memicu konfigurasi ulang dari gambar pabrik ke gambar pengguna melalui halaman web.

Detail Desain

Rangkaian Perangkat

Intel® Arria® 10 FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.1

IP Core (36)
Inti IP Kategore Inti IP
Avalon-ST Adapter QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
PIO (Parallel I/O) Other
Nios II Gen2 Processor NiosII
Nios II Gen2 Processor Unit NiosII
On-Chip Memory (RAM or ROM) OnChipMemory
Altera Serial Flash Controller Flash
Altera ASMI Parallel ConfigurationProgramming
Altera EPCQ Serial Flash controller core ConfigurationProgramming
Interval Timer Peripherals
Altera IOPLL ClocksPLLsResets
IRQ Mapper QsysInterconnect
IRQ Clock Crosser QsysInterconnect
JTAG UART ConfigurationProgramming
MM Interconnect QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-ST Handshake Clock Crosser QsysInterconnect
Memory-Mapped Burst Adapter QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Avalon-MM Pipeline Bridge QsysInterconnect
Reset Controller QsysInterconnect
Altera Remote Update ConfigurationProgramming
Altera Remote Update Core ConfigurationProgramming
Scatter-Gather DMA Controller BridgesAndAdaptors
System ID Peripheral Other
Triple-Speed Ethernet Ethernet
Altera LVDS SERDES Other
altera_lvds_core20 Other

Detail Deskripsi

Siapkan templat desain di GUI perangkat lunak Quartus Prime (versi 14.1 dan yang lebih baru)


Catatan: Setelah mengunduh contoh desain, Anda harus menyiapkan template desain. File yang Anda unduh berbentuk file <project>.par yang berisi versi terkompresi dari file desain Anda (mirip dengan file .qar) dan metadata yang menggambarkan proyek. Kombinasi dari informasi ini adalah apa yang merupakan file <project>.par. Dalam rilis 16.0 atau yang lebih baru, Anda cukup mengklik dua kali pada file <project>.par dan Quartus akan meluncurkan proyek itu.


Cara kedua untuk memunculkan template proyek adalah melalui New Project Wizard (File -> New Project Wizard). Setelah memasukkan nama dan folder proyek pada panel pertama, panel kedua akan meminta Anda untuk menentukan proyek kosong atau template proyek. Pilih templat proyek. Anda akan melihat daftar proyek Template Desain yang telah Anda muat sebelumnya serta berbagai "Desain Pinout Dasar" yang berisi pinout dan pengaturan untuk berbagai kit pengembangan. Jika Anda tidak melihat template desain Anda dalam daftar, klik pada link yang menyatakan menginstal Template Desain yang dilingkari di bawah ini:



Jelajahi file <project>.par yang Anda unduh, klik berikutnya, diikuti oleh Selesai, dan templat desain Anda akan diinstal dan ditampilkan di panel Project Navigator di Quartus.


Catatan: Ketika desain disimpan di Toko Desain sebagai template desain, desain tersebut telah diuji regresi sebelumnya terhadap versi perangkat lunak Quartus yang dinyatakan. Regresi memastikan template desain melewati langkah-langkah analisis/sintesis/pemasangan/perakitan dalam alur desain Quartus.



Siapkan templat desain di baris perintah perangkat lunak Quartus Prime


Pada baris perintah, ketik perintah berikut:

quartus_sh --platform_install -package <direktori proyek>/<project>.par


Setelah proses selesai, ketik:

quartus_sh --platform -name <proyek>



Catatan:

* Versi ACDS: 16.1.0 Standar


Detail Desain

Rangkaian Perangkat

Intel® Arria® 10 FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.1