Intel® Arria® 10 FPGA – 10G Ethernet MAC + PHY Asli yang Dapat Diskalakan dengan Contoh Desain IEEE1588v2

Intel® Arria® 10 FPGA – 10G Ethernet MAC + PHY Asli yang Dapat Diskalakan dengan Contoh Desain IEEE1588v2

715003
3/14/2017

Pendahuluan

Desain referensi ini menjelaskan desain Ethernet 10G yang dapat diskalakan dengan fitur IEEE 1588v2 yang menunjukkan operasi Ethernet dari Intel® FPGA IP MAC Ethernet 10G Latensi Rendah dan fungsi PHY Asli Intel Arria 10 FPGA 1G/10G serta modul FIFO lunak 10GBASE-R 1588 yang ditargetkan pada kit pengembangan Intel Arria® 10 FPGA SI. Ini menyediakan platform pengujian dan demonstrasi yang fleksibel di mana pengguna dapat mengontrol, menguji, dan memantau operasi Ethernet pada datapath TX dan RX.

Detail Desain

Rangkaian Perangkat

Intel® Arria® 10 FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.1

IP Core (28)
Inti IP Kategore Inti IP
altera_jtag_avalon_master QsysInterconnect
Avalon-ST Bytes to Packets Converter QsysInterconnect
Avalon-ST Channel Adapter QsysInterconnect
Avalon-ST Single Clock FIFO QsysInterconnect
Avalon-ST JTAG Interface QsysInterconnect
Avalon-ST Packets to Bytes Converter QsysInterconnect
Reset Controller QsysInterconnect
Avalon-ST Timing Adapter QsysInterconnect
Avalon Packets to Transaction Converter QsysInterconnect
Avalon-MM Slave Translator QsysInterconnect
Avalon-MM Master Translator QsysInterconnect
Avalon-MM Clock Crossing Bridge QsysInterconnect
MM Interconnect QsysInterconnect
Avalon-ST Adapter QsysInterconnect
Avalon-ST Error Adapter QsysInterconnect
Memory-Mapped Demultiplexer QsysInterconnect
Memory-Mapped Multiplexer QsysInterconnect
Avalon-MM Slave Agent QsysInterconnect
Avalon-MM Master Agent QsysInterconnect
Memory-Mapped Router QsysInterconnect
Memory-Mapped Traffic Limiter QsysInterconnect
Low Latency Ethernet 10G MAC Ethernet
Arria 10 Transceiver Native PHY TransceiverPHY
Transceiver PHY Reset Controller TransceiverPHY
Altera IOPLL ClocksPLLsResets
Arria 10 Transceiver ATX PLL TransceiverPLL
Altera Arria 10 XCVR Reset Sequencer Other
Altera In-System Sources & Probes SimulationDebugVerification

Detail Deskripsi

Siapkan templat desain di GUI perangkat lunak Quartus Prime (versi 14.1 dan yang lebih baru)


Catatan: Setelah mengunduh contoh desain, Anda harus menyiapkan template desain. File yang Anda unduh berbentuk file <project>.par yang berisi versi terkompresi dari file desain Anda (mirip dengan file .qar) dan metadata yang menggambarkan proyek. Kombinasi dari informasi ini adalah apa yang merupakan file <project>.par. Dalam rilis 16.0 atau yang lebih baru, Anda cukup mengklik dua kali pada file <project>.par dan Quartus akan meluncurkan proyek itu.


Cara kedua untuk memunculkan template proyek adalah melalui New Project Wizard (File -> New Project Wizard). Setelah memasukkan nama dan folder proyek pada panel pertama, panel kedua akan meminta Anda untuk menentukan proyek kosong atau template proyek. Pilih templat proyek. Anda akan melihat daftar proyek Template Desain yang telah Anda muat sebelumnya serta berbagai "Desain Pinout Dasar" yang berisi pinout dan pengaturan untuk berbagai kit pengembangan. Jika Anda tidak melihat template desain Anda dalam daftar, klik pada link yang menyatakan menginstal Template Desain yang dilingkari di bawah ini:



Jelajahi file <project>.par yang Anda unduh, klik berikutnya, diikuti oleh Selesai, dan templat desain Anda akan diinstal dan ditampilkan di panel Project Navigator di Quartus.


Catatan: Ketika desain disimpan di Toko Desain sebagai template desain, desain tersebut telah diuji regresi sebelumnya terhadap versi perangkat lunak Quartus yang dinyatakan. Regresi memastikan template desain melewati langkah-langkah analisis/sintesis/pemasangan/perakitan dalam alur desain Quartus.



Siapkan templat desain di baris perintah perangkat lunak Quartus Prime


Pada baris perintah, ketik perintah berikut:

quartus_sh --platform_install -package <direktori proyek>/<project>.par


Setelah proses selesai, ketik:

quartus_sh --platform -name <proyek>



Catatan:

* Versi ACDS: 16.1.0 Standar


Detail Desain

Rangkaian Perangkat

Intel® Arria® 10 FPGAs and SoC FPGAs

Edisi Quartus

Intel® Quartus® Prime Standard Edition

Versi Quartus

16.1