Spesifikasi Antarmuka Hitungan Pin Rendah (LPC) untuk I/O warisan telah memfasilitasi transisi industri menuju sistem yang semakin tidak-ISA. Peningkatan kunci dari revisi 1.1 dari Spesifikasi Antarmuka LPC adalah pelibatan siklus Memori Firmware dan penambahan kemampuan membaca multibyte.

Antarmuka LPC memungkinkan komponen motherboard I/O warisan, yang biasanya terintegrasi dalam cip Super I/O, untuk bermigrasi dari ISA/X-bus ke Antarmuka LPC, sambil mempertahankan kompatibilitas perangkat lunak secara penuh. Spesifikasi LPC menawarkan beberapa keuntungan kunci dibanding ISA/X-bus, seperti hitungan pin yang dikurangi untuk desain yang lebih mudah dan murah. Spesifikasi Antarmuka LPC adalah perangkat lunak yang transparan untuk fungsi I/O dan kompatibel dengan peranti dan aplikasi yang sudah ada.

Spesifikasi Antarmuka LPC menggambarkan transaksi memori, I/O, dan DMA. Tidak seperti ISA, yang berjalan pada 8MHz, antarmuka LPC akan menggunakan clock PCI berkecepatan 33MHz dan akan kompatibel dengan proses silikon yang lebih canggih. Perancang mobile juga akan mendapatkan manfaat dari hitungan pin yang lebih rendah karena penggunaan ruang dan daya yang lebih sedikit serta lebih efisien secara termal. Spesifikasi Antarmuka LPC Revisi 1.1 dan perjanjian lisensi resiprokal yang bebas-royalti dapat diunduh di bawah ini.

Spesifikasi Antarmuka Hitungan Pin Rendah (LPC) Chipset Intel®