LDPC Intel® FPGA IP
Intel menghentikan kekayaan intelektual (IP) untuk LDPC, informasi lebih lanjut dapat ditemukan pada pemberitahuan penghentian produk (PDN2208).
LDPC Intel® FPGA IP
5G Low-Density Parity-Check
Kode Low-density parity-check (LDPC) merupakan kode koreksi kesalahan linear yang memungkinkan Anda mentransmisikan pesan ke saluran noisy. Inti 5G Low-Density Parity Check (LDPC) Intel FPGA Intellectual Property (IP) Intel merupakan encoder atau decoder throughput tinggi yang mematuhi spesifikasi 3rd Generation Partnership Project (3GPP) 5G. Kode LDPC menawarkan efisiensi spektral lebih baik dan mendukung throughput tinggi untuk 5G radio baru (NR). Dengan fleksibilitas Intel FPGA, berbagai konfigurasi dapat dirancang dan diterapkan dan dirancang ulang untuk mendukung berbagai perubahan ke grafis dasar, tingkat kode, lebar Z dan LR.
Fitur
DOCSIS 3.1 |
Decoder Pengalihan antara kode on-the-fly |
---|---|
WiMedia 1.5 |
Encoder/Decoder Panjang kata kode variabel Peralihan antara kode on-the-fly opsional Dukungan rangka pendek dan panjang |
DVB-S2 |
Encoder |
NASA |
Encoder/Decoder (mematuhi CCSDS) Arsitektur sumber daya rendah opsional tersedia Decoding MSA atau layered MSA |
Model MATLAB* dengn bit yang akurat untuk simulasi |
Semua Decoder Memiliki:
- Model MATLAB
- Arsitektur buffer ganda untuk mengurangi latensi dan mendorong throughput
- Kriteria penghentian awal
- Parameter untuk:
- Parallelisme input
- Paralelisme decoding
- Lebar LLR
- Faktor atenuasi
Link Terkait
Sumber Daya Tambahan
Cari IP
Temukan inti Kekayaan Intelektual Altera® FPGA yang tepat untuk kebutuhan Anda.
Dukungan Teknis
Untuk dukungan teknis pada inti IP ini, kunjungi Sumber Daya Dukungan atau Intel® Premier Support. Anda juga dapat mencari topik yang terkait tentang fungsi ini di Pusat Pengetahuan dan Komunitas.
Evaluasi dan Pembelian IP
Mode evaluasi dan informasi pembelian untuk inti Kekayaan Intelektual Altera® FPGA.
Mendesain dengan IP Altera® FPGA
Pelajari lebih lanjut tentang mendesain dengan IP Altera® FPGA, beragam pilihan inti siap pakai yang dioptimalkan untuk Altera® FPGA.
IP Base Suite
Lisensi Inti IP Altera® FPGA gratis dengan lisensi aktif untuk Perangkat Lunak Quartus® Prime Edisi Standard atau Pro.
Contoh Desain
Unduh contoh desain dan desain referensi untuk perangkat Altera® FPGA.
Hubungi Staf Penjualan
Hubungi bagian penjualan untuk kebutuhan desain dan akselerasi produk Altera® FPGA Anda.