Koefisien Verilog Reload untuk Kompiler FIR

author-image

Oleh

Contoh desain ini menunjukkan cara memuat ulang koefisien dari file saat menggunakan fungsi finite impulse response (FIR) Compiler IP MegaCore. Kompiler FIR memberikan fleksibilitas untuk mengubah koefisien pada waktu proses. Saat Compiler FIR memproses data dengan satu set koefisien, Anda dapat memuat ulang rangkaian lain tanpa menghentikan pemrosesan inti.

Untuk mengoptimalkan efisiensi silikon, koefisien tidak disimpan dalam urutan alami mereka. Contoh ini menjelaskan langkah-langkah untuk menyusun ulang koefisien menggunakan coef_seq.exeyang dapat dieksekusi sebelumnya. Filter menggunakan empat set koefisien: low pass, high pass, band pass, dan filter tolak band. Kedua yang pertama di parameterisasi dalam TOOL Toolbench IP; dua yang terakhir harus dimuat ulang pada waktu proses dan memerlukan penyusutan ulang terlebih dahulu. Testbench yang disediakan menunjukkan cara mengatur kontrol untuk memuat ulang koefisien untuk memenuhi persyaratan waktu.

Unduh file yang digunakan dalam contoh ini:

Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.

File dalam unduhan zip meliputi:

  • fir91.v - Berkas pembungkus kompiler FIR
  • coef_reload_tb.v - Berkas testbench
  • coef_reload_msim.tcl - Skrip Tcl untuk menjalankan simulasi fungsi menggunakan alat ModelSim*
  • coef_seq.exe - Windows yang dapat dieksekusi yang menyusun ulang koefisien

Gambar 1. Daftar port kompiler FIR.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.