Contoh ini menguraikan desain multiplier tanpa tanda 8 bit dengan I/O terdaftar di VHDL.
Unduh file yang digunakan dalam contoh ini:
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Perjanjian Lisensi Contoh Desain Intel®.
Tabel 1. Daftar Port Multiplier Tanpa Tanda
Deskripsi | Jenis | Nama Port |
---|---|---|
a[7:0], b[7:0] |
Input | Input data yang terdaftar dan tidak ditandatangani 8-bit. Data yang dimasukkan ke pengganda pada setiap siklus clock |
Clk | Input | Input clock |
Jelas | Input | Input jelas asynchronous |
hasil[15:0] | Output | Keluaran data terdaftar 16-bit |