Contoh desain ini menyoroti performa Dhrystone millions of instructions per second (MIPS) prosesor Nios II. Ini termasuk desain perangkat keras cepat dan aplikasi perangkat lunak benchmark Dhrystone. Sistem ini mencapai lebih dari 200 Dhrystone MIPS dalam inti Nios II /f yang berjalan pada FPGA Stratix® II. Anda dapat menggunakan desain ini dengan kit pengembangan Nios II, Edisi Stratix II, dan kit pengembangan FPGA III Cyclone®.
Menggunakan Contoh Desain Ini
Unduh contoh ini. Lihat berkas readme.txt untuk detail lebih lanjut.
Penggunaan desain ini diatur oleh, dan tunduk pada, syarat dan ketentuan dari Intel® Design Example License Agreement.
Spesifikasi Desain
- Dukungan board: kit pengembangan Nios II, Edisi Stratix II, dan kit pengembangan FPGA III Cyclone
- Nios II core: Nios II /f, 4 Kbytes i-cache, 2 Kbytes d-cache
- Modul debug JTAG: Ya
- RAM on-chip: 64 Kbytes
- JTAG UART: 1
- Timer: 1