ID Artikel: 000073687 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 30/06/2014

Kegagalan Kalibrasi Terjadi saat RELEASE_CLEARS_BEFORE_TRI_STATES Aktif

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi DDR2 dan DDR3, LPDDR2, QDR II, dan RLDRAM Produk II.

    Antarmuka memori berbasis UniPHY yang dihasilkan dalam Quartus II perangkat lunak versi 11.0 atau yang lebih baru dan menargetkan Arria II GZ, Stratix PERANGKAT III, atau Stratix IV akan mengalami kegagalan kalibrasi jika pengaturan berikut ini disertakan dalam file QSF proyek:

    set_global_assignment -name RELEASE_CLEARS_BEFORE_TRI_STATES ON

    Untuk antarmuka memori berbasis Uniphy yang dihasilkan di Quartus Perangkat lunak II versi 12.0 atau yang lebih baru dan menargetkan Arria II GZ, Stratix III, atau perangkat Stratix IV, terjadi pesan berikut selama analisis waktu jika RELEASE_CLEARS_BEFORE_TRI_STATES atur ke ON:

    This design has the QSF assignment RELEASE_CLEARS_BEFORE_TRI_STATES set to ON. UniPHY IP in Stratix III and Stratix IV is not compatible with this setting. Set the RELEASE_CLEARS_BEFORE_TRI_STATES assignment to OFF to resolve the issue.
    Resolusi

    Dalam semua kasus, upaya untuk masalah ini adalah untuk memastikan bahwa kata kunci diatur ke OFF:

    RELEASE_CLEARS_BEFORE_TRI_STATES nama -set_global_assignment OFF

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® III FPGA
    Stratix® IV FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.